准确预测由泄漏电流引起的PLL 基准杂散噪声

    本文给出了一种简单的模型，可用来在 PLL 系统中准确地预测由于充电泵和 / 或运算放大器泄漏电流引起的基准杂散噪声的大小。知道如何预测这类噪声有助于在 PLL 系统设计的早期明智地选择环路参数。

    PLL快速回顾

    锁相环 (PLL) 是一种负反馈系统，将一个相位和频率随温度和时间变化不够稳定之较高频电路 (通常是一个压控振荡器 VCO) 的相位和频率锁定到一个比较稳定和频率较低的电路 (通常是一个温度补偿或恒温晶体振荡器，即 TCXO 或 OCXO) 上。 作为一个黑盒子，PLL 可以看作是一个频率倍增器。

    当需要高频本机振荡 (LO) 源时，会使用 PLL。应用实例有很多，包括无线通信、医疗设备和仪表。

    图 1 显示了一个用来产生 LO 信号的 PLL 系统基本构件。该 PLL 集成电路 (IC) 通常包含所有时钟分频器 (R 和 N)、相位 / 频率检测器 (PFD) 和充电泵 (用两个电流源 ICP_UP 和 ICP_DN 表示)。

图 1：PLL 基本构件

    VCO 输出和基准时钟 (图中是 OCXO 输出) 经过各自的整数分频器 (分别为 N 和 R) 分频后，相互加以比较。PFD 构件以 FPFD 速率控制充电泵，从或向环路滤波器吸收或提供电流脉冲，以调节 VCO 微调端口 (V_Tune) 的电压，直至两个时钟分频器输出的频率和相位都相等为止。二者的频率和相位相等时，就称为 PLL 锁定了。LO 频率与基准频率 fREF 的关系由以下等式确定：

    在图 1 中，因为反馈分频器 (N 分频器) 只能接受整数值，所以该 PLL 称为整数 N PLL。如果这个分频器既可以接受整数值又可以接受非整数值，那么该环路就称为分数 N PLL。本文仅讨论整数 N PLL，分数 N PLL 采用不同的工作机制。

    整数 N PLL 的非理想性

    PLL IC 会给系统带来非理想性，主要是相位噪声和杂散。

    相位噪声

    图 1 所示 PLL 系统用作基准时钟相位噪声的低通滤波器和 VCO 相位噪声的高通滤波器。低通和高通滤波器的截至频率由该 PLL 的环路带宽 (LBW) 决定。理想的情况是 ，LO 相位噪声跟随被转换为 LO 频率 (即：乘以 N/R) 的基准时钟之相位噪声一直到 LBW，并随后跟随 VCO 的相位噪声。PLL IC 所产生的噪声将使转换区中的相位噪声升高。

    图 2 是 PLLWizardTM 产生的相位噪声曲线，PLLWizard 是凌力尔特公司免费提供的 PLL 设计和仿真工具。该图显示了由基准 (“Ref @ RF”) 和 VCO (“VCO @ RF”) 在输出端导致的总输出相位噪声 (“Total”) 和单独的噪声。在红色椭圆圈标出的区域，可以非常容易地看到该 IC 的噪声。

图 2：红色椭圆圈标出的区域是 PLL IC 相位噪声区

    杂散噪声

    图 1 所示电源 (V_OCXO、V_CP 和 V_VCO) 上任何不想要的信号都可能转换成 LO 信号上的杂散噪声。仔细设计这些电源可极大地降低甚至消除这些杂散。然而，与充电泵有关的杂散噪声是不可避免的。但是，仔细设计 PLL 系统也可以降低这类噪声。这类杂散噪声常称为基准杂散噪声，但此处的基准并不意味着基准时钟频率，而是指的 fPFD。整数 N PLL 产生的 LO 信号在 fPFD 及其谐波处有双边带杂散噪声。

    图 3 显示了 2.1GHz LO 信号的频谱。fPFD 为 1MHz (N=2100)，基准时钟频率为 10MHz (R = 10)。环路带宽为 40kHz。值得一提的是，由于采用了凌力尔特公司超低噪声和杂散的 PLL IC LTC6945，所以这里测得了世界级的杂散噪声电平。

图 3：采用凌力尔特公司的 LTC6945 PLL IC 和 RFMD 公司的 UMX-586-D16-G VCO，于 2100MHz LO 信号和 1MHz FPFD 时产生的基准杂散

    产生基准杂散的原因

    在稳态操作中 PLL 被锁定，而且从理论上讲，在每个 PFD 周期中不再需要占用图 1 示出的 ICP_UP 和 ICP_DN 电流源。然而，这么做将在环路响应中产生一个“死区”，因为在小信号环路增益 (实际上是一个开环) 中存在显著的下降。该死区通过强制 ICP_UP 和 ICP_DN 在每个 PFD 周期中产生极窄的脉冲来消除。此类脉冲通常被称为防反冲脉冲。这会在 fPFD 及其谐波处的 VCO 调谐电压上产生能量分量。因为这些频率在正确设计的 PLL 环路带宽之外，所以负反馈无法抵消这些脉冲。然后，VCO 受到这些能量分量的频率调制 (FM)，相关的杂散噪声出现在 fPFD 及其谐波上，所有噪声都以 LO 为中心。

    在防反冲脉冲之间，充电泵电流源关断 (三态)。当处于三态时，充电泵有一定的固有泄漏电流。在有源环路滤波器中会采用一个运算放大器 (如图 7 所示)，该运算放大器的输入偏置和失调电流会引入另一个泄漏电流源。这些不想要的电流合起来，无论是提供还是吸收，都会在环路滤波器两端引起电压漂移，从而在 VCO 调谐电压中引起漂移。负反馈环路在每个 PFD 周期中从充电泵引入一个单极性电流脉冲，这样平均调谐电压就能使 VCO 产生正确频率，从而可以矫正这种异常情况。这些脉冲在 fPFD 上产生能量，如前所述，这也会引起以 LO 为中心的杂散以及 fPFD 和其谐波的频率偏移。

    在整数 N PLL 中，由于系统频率步进大小的要求，常常选择相对较小的fPFD。这意味着，与 PFD 周期相比，防反冲脉冲宽度极小，尤其是采用目前的高速 IC 技术时。因此，大的泄漏电流使得总的充电泵脉冲变成单极性，而且往往是基准杂散噪声的主要原因。这种现象后面将进行更深入的讨论。

    基准杂散噪声对系统性能的影响

    在特定通信频带中，有多个占用相等带宽的通道。在所有通道中，两个相邻通道中心频率之间的间隔是相等的，而且以通道间隔表示。由于一些原因，任何两个相邻通道信号强度之间常常有较大变化。

    在多通道无线通信系统中，一种典型情况是，较强的通道与所需要但较弱的通道相邻，如图 4 所示。图中仅显示了其中一个所关注的 LO 基准杂散噪声。

图 4：由基准杂散噪声导致的相邻通道干扰

    在整数 N PLL 中，通常选择等于通道间隔的 fPFD，这意味着基准杂散噪声的位置与 LO 的距离等于通道间隔。这些杂散噪声将所有相邻和附近的通道转换到中频 (fIF) 以及 LO 的中心，将所需要的通道混频到同一频率上。这些不想要的通道，与想要通道中的信号是不相关的，成为叠加到想要信号上的升高噪声层，限制了信噪比。

    泄漏电流与基准杂散噪声之间的关系

    以数学方法预测 PLL IC的相位噪声大小相对简单，可以通过计算准确地确定。然而，基准杂散噪声大小的预测一直以来都被认为是很复杂的。本节利用简单的计算，得出一种准确预测泄漏电流导致的基准杂散噪声大小的方法。

    无源环路滤波器举例

    一个采用典型无源环路滤波器的 PLL 系统如图 5 所示，其中包括以 I_Leakage 表示的电流源，代表充电泵的泄漏电流。假定 PLL 是锁定的，那么 I_Leakage 在充电泵关断时，减少了 CP 保持的电量。当充电泵每PFD 周期接通一次时，ICP_UP 通过加上一个短的电流脉冲，补充 CP 损失的电量。反馈强制 V_Tune (V_Tune_Avg) 端的平均电压恒定，从而保持正确的 LO 频率。图 6 以图形说明了这个过程。

图 5：采用无源环路滤波器的 PLL 系统，I_Leakage 代表充电泵泄漏电流

[1] [2] [3]  下一页

本文关键字：暂无联系方式锁相环电路，单元电路 - 锁相环电路