CPLD.FPGA设计

串口接收实验的引脚分配

引脚名 引脚号   输入或输出 板上丝印符号 CLK  83  Input    RST_B  1  Input  GCLR  RS232_RX 56  Input    R×DATA 7  24  Output  LED7  RX_DATA 6  25  Output  LED6  RX_DATA 5  27  Output  LED5  R×DATA 4  28  Output  LED4  R×DATA 3  29  Output  LED3  R×DATA 2  30  Output  LED2  RX_DATA 1  31  Output  LED1  RX_DATA 0  33  Output  LEDO

　　源代码输入完成后，我们将器件选择为EPM7128SLC84-15。引脚分配需要参考MCU&CPLDDEMO试验板的电路原理，这里的引脚分配见表8。器件编译通过后，可根据需要进行仿真，接下来进行*．pof至*.jed的文件转换，最后将*.jed文件下载到ATF1508AS芯片中。串口接收实验源代码中，几个相关变量的波形时序示意见图5。

　　取一条串口线，一端插在MCU&CPLDDEMO试验板上CPLD_DB9插座上，另一端插到PC机的串口上。在PC机上，打开串口调试器软件。MCU&CPLDDEMO试验板通电以后，8个发光管LED7-LEDO全亮。在串口调试器软件的发送区输入f0并勾选“按16进制显示或发送”，点击发送按钮（图6），我们看到MCU&CPLDDEMO试验板上的8个发光管中，LED7-LED4熄灭，LED3-LEDO点亮，与PC机发送的数据完全一致，实验获得成功。图7为发光管的点亮照片。

上一页  [1] [2] 

本文关键字：暂无联系方式DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术