2.1数据采集模块的基本构成
单片机是数据采集模块的处理器，主要完成数据的采集，对键盘输入、数据湿示、模拟输入、模拟输出子模块进行控制和数据的处理。单片机的外部逻辑电路由可编程逻辑控制器CPLD完成，CPLD配合单片机完成模拟量的输入输出功能。模拟输入模块完成将8路0—5 V的模拟输入信号转换为数字量，并将数字量通过数据总线传送给单片机;模拟输出模块将单片机送来的数字量转换为1—5 V的模拟量并输出;数据显示模块采用两组四位的LED，用于显示通道信息和采集的数据信息;键盘输入子模块为一个4×4的键盘，可以实现对I/O模块的基本模式选择操作和相关的设定。
2.2 CPLD模块电路
CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。根据数据采集模块的要求，可选择逻辑门数量适中的MAX7000系列CPLD.通过在Quash集成开发软件画原理图、写硬件描述语言(VHDL，Verilog HDL)，编译后给出逻辑电路的输入激励信号，进行仿真，查看逻辑输出结果是否正确，最终将生成的代码通过下载电缆传送并存储在CPLD芯片中¨J。单片机的P0、P2数据El，读写信号和中断信号，以及模拟输出模块片选信号，模拟输入时钟信号，启动转换信号等直接连入CPLD芯片。其外围电路如图2所示。
CPLD模块其内部逻辑主要包括锁存电路、地址译码电路和延时电路等。
锁存电路由一个74LS373构成，主要完成对单片机P0口的地址信息进行锁存。单片机的P0口和地址锁存信号ALE接入到74LS373芯片中，实现对单片机Po口的地址信息的锁存，其8位输出端只利用低3位作为ADC0809芯片的A、B、C三端的地址信号。
译码电路控制A/D启动转换信号和转换完成允许输出信号，D/A的片选信号，数码管的位选和段码信号的译码地址，单片机对外部数据进行一次读或写都将启动CPLD每部译码电路进行译码;单片机P2口的高4位接入74LSl38的A、B、c三端和G1端，74LSl38的第一输出端分别连接单片机的读、写控制线相或非，输出分别控制ADC0809的START、OE两端，这样可以用分别为读、写命令对ADC0809的START、OE两个端口进行控制;74LSl38的第二、三输出端连接单片机的读信号相或非，输出分别控制LED的位码和段码;74LSl38的第四、五输出端分别控制两片DAC0832的片选端。
本文关键字：暂无联系方式PLC入门，plc技术 - PLC入门
上一篇：浅谈PLC控制系统的可靠性
