当时钟使能端作用于多相结构中的触发器时，就有可能采用输出时钟对整个结构进行时钟控制。采用时钟使能功能，多相结构只需运行于输入时钟速率(较慢的时钟信号)，还可放宽这些复杂结构的时序要求。这使多相结构成为一个多循环组件，静态时序必须符合多循环规范。在ASIC和PLD为主的设计流程中使用的时序分析工具需要支持多循环规范。
当设计ASIC时，所需数量的乘法单元可以集成进芯片中，并且可以在最小的面积上获得所要的速度。ASIC实现方案要比DSP和PLD实现方案的灵活性低，任何改变都需要对整个系统作重新设计(既费时又费力)。
采用 PLD 结构的滤波方案
PLD实现方案则不同，用PLD实现滤波功能可以采用两种结构：串行与并行，这两种结构都能有效地将系数映射到查寻表格并执行乘法运算。完全并行的结构可在单个时钟周期内进行完整的滤波运算，而串行结构需要将运算分配在若干时钟周期内完成(取决于输入数据宽度)，因此串行结构的吞吐量较小，但串行结构在芯片的利用率方面还是很高的(只需很小的存储空间和逻辑单元)。
目前用于可编程逻辑的FIR 滤波器 自动生成工具已经面世。至少这些工具能在给定系数后自动生成各个滤波器，而更先进的工具可以为用户产生定点系数，并在此基础上实现多相滤波器，同时进行芯片面积和速度评估。
本文结论
实现插值与抽取逻辑的方案很多，设计师必须评估所需的吞吐量，提出高效率的实现方案，并在设计优化与尽快完工之间取得设计工时上的平衡。
本文关键字：滤波器 嵌入式系统-技术，单片机-工控设备 - 嵌入式系统-技术
上一篇：嵌入式应用对微处理器的需求
