ＥＬＳＥ
ｓｃｉｔ＿ｖ：＝″００００００″；
ＥＮＤ ＩＦ；
ＥＬＳＥ
ｓｃｉｔ＿ｖ：＝ｓｃｉｔ＿ｖ＋１；
ＥＮＤ ＩＦ；
ＥＮＤ ＩＦ；
ｓｃｉｔ＜＝ｓｃｉｔ＿ｖ；
ＥＮＤ ＰＲＯＣＥＳＳ；
ＣＯＵＮＴＥＲ： ＰＲＯＣＥＳＳ（ｃｌｋ，ｒｅｓｅｔ）
ＢＥＧＩＮ
ＩＦ（ｒｅｓｅｔ＝＇０＇）ＴＨＥＮ
ｃｏｕｎｔ＿４＜＝″００００″；
ＥＬＳＩＦ（ｃｌｋ＇ＥＶＥＮＴＡＮＤｃｌｋ＝＇１＇）
ＴＨＥＮ
ｃｏｕｎｔ＿４＜＝ｃｏｕｎｔ＿４＋１；
ＥＮＤ ＩＦ；
ＥＮＤ ＰＲＯＣＥＳＳ；
通过上面的程序，对照图２，我们可以看到整个设计分为三层：基本元件层－功能单元层－顶层；用基本元件构成功能单元，再由功能单元组成整个系统。每完成一个模块的设计，便对其进行仿真 测试 ，逐步加入各个构造模块，模块间通过一定的信号传递，构成整个系统。采用这种方法，仿真 测试 贯彻系统硬件设计的全过程，从而可以在系统设计早期发现设计中存在的问题。与传统电路设计后期进行仿真相比可大大缩短系统的设计周期，节约大量的人力和物力。
4 仿真与实验结果
图３是对上述芯片进行的仿真结果，Ｄａｔａ代表来自ＩＧＢＴ的故障信号，仿真时Ｄａｔａ输入值为“０１０１”，即“５”。由于通讯正常，ａ５ａ６为“１１”，因此上述六位产生校验位为“１”，Ｔｘｄ输出为“０－１０１０１１０－１１１１”。Ｒｘｄ输入为“０－１１０１１１１－１１１１”，Ｐｃｓ０，２，４三位输出表达式为：ａＩ ＡＮＤ ｃＩ ，ｐｃｓ１，３，５三位输出表达式为：ＮＯＴ ａ１ ＡＮＤ ｃ１，因此Ｐｃｓ０，１，２，３，４，５输出为“０１１００１”，即“１９”。通过对仿真结果的分析，可以看到设计满足功能需要。该芯片已成功地用于某型号的大功率变频调速装置中。
通过上面的设计，整个ＰＷＭ信号与故障信号传输通路只需３片ＣＰＬＤ芯片就可实现。系统电路的体积大为缩小，从而提高了系统的可靠性。ＣＰＬＤ的应用缩短了系统的设计周期，降低了开发成本。ＣＰＬＤ与光纤的结合是解决ＰＷＭ信号长距离传输中准确性和可靠性的有力保障。
本文关键字：暂无联系方式DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术
