(q3,q2,q1,q0,)= 74160(fin1,vCC,fin2,vcc,vcc,GND,GND,GND,GND);
case q[3..0] is
when 0=>
dout[4..1]=dina[3..0];dout5=gnd;dout[8..6]=dina[6..4];dout9=gnd;dout0=gnd;
when 1=>
dout[3..0]=dinb[3..0];dout4=gnd;dout[7..5]=dinb[6..4]
;dout[9..8]=gnd;
when 2=>
dout[3..0]=dinc[3..0];dout4=gnd;dout[6..5]=dinc[5..4]
;dout[9..7]=gnd;
when 3=>
dout[3..0]=dind[3..0];dout4=gnd;dout[8..5]=dind[7..4];dout9=gnd;
when 4=>
dout[1..0]=dine[1..0];dout[9..2]=gnd;
when others=>
dout[9..0]=gnd;
end case;
end;
图14 t1模块内部电路
t2模块是由计数器和缓冲电路合成的较高层的模块。这个模块的功能是置数后计数器从此时刻开始按秒计数，将时间信号以B码的格式并行输出。两个模块的连接情况如图 10所示，t2模块如图 11 所示。
（2）t1模块
并串转换电路
由于B码是串行码，须将t1模块输出的并行数据进行并串转换。并串转换电路生成的模块如图 12 所示。
时序脉冲发生器
该部分电路主要由七个脉冲分配器相级联和一些逻辑门控制组成。完成的主要功能有：产生B码的3种脉冲形式；提供计数器的时钟--"S"信号；提供缓冲电路中计数器的时钟--周期100 ms；提供并串转换电路的置位信号。时序脉冲发生器生成的模块如图13所示。
图16 t3模块内部电路图
t1模块是并串转换电路和时序脉冲发生器合成的较高层的模块。这个模块的功能是将t2模块输出的并行时间码串行输出，由时序脉冲发生器输出各种控制信号对串行码控制输出B码的三类脉冲，同时输出t2模块所需的各类时钟信号。并串转换电路模块和时序脉冲发生器模块的连接情况见图 14，t1模块见图15。
（3）t3模块
t3模块是由t1、t2两个模块构成的最顶层的模块，其内部连接如图16所示。
由图16可见，t3模块（图17）将所有内部电路集成，整个电路只有32个输入端，3个输出端。将t3模块直接烧入可编程芯片即可。
3.3 码合成电路
可编程芯片输出了组成B码的3个分信号，经过1个或门后将3个信号合成了B码信号，如图18所示。
图18 合成B码波形图
结 语
本设计的难点在于如何正确地安排好芯片内部各个模块之间的时序。该B码源通过解调之后能够显示正确的时间，达到了很好的效果。该B码源最大的特点是电路非常简单，可靠性较高。通过可编程芯片高度集成了一个系统，克服了以往B码源电路复杂的缺点。
本文关键字：暂无联系方式DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术
