VSP3100有两种输出模式:
1) 正常模式(配置寄存器的D7置位到“0”)
2) 多路分解输出模式(配置寄存器DY置位到“1”)
在正常模式,VSP3100经B0(引脚25)——B13(引脚38)同时输出14位数据。在多路分解输出模式,VSP3100在ADCCK(A/D转换器数字数据输出的时钟)“HIGH”周期的上升沿经B6(引脚31)——B13(引脚38)输出高字节(高8位),然后在ADCCK下降沿经B8(引脚33)——B13(引脚38)输出低字节(低6位)。
在此模式下,VSP3100工作如同3通道的取样器和数字化器。此模式与CCD模式不一样,对于每个输入,VSP3100仅在CK1下降风吹草动取一个样。由于只取一个样,所以在此模式工作时CK2接地。大多数情况下,输入信号是DC耦合的。VSP3100输入允许差分输入。以Red通道为例,RINP是CIS的输入信号,而INN(基准输入)是CIS共同的基准信号输入。对于Green通道与Blue通道,情况是一样的。
在此模式,3个CDS变为CIS(作用如同取样和保持)来同时处理3个输入。每个通道由10位补偿DAC(范围-400mV~+400mV)构成。一个3到1的模拟MUX位于CIS和高性能14位A/D变换器之间。CIS输出经集成器连接到A/D变换器,以便数字化。模拟MUX在CK2下降沿进行切换,并可通过编程设置Red,Green和Blue通道之间的循环操作。当配置寄存器D6置位到“0”时,MUX时序是Red>Green>Blue。当配置寄存器D6置位到“1”时,MUX时序是Blue>Green>Red。MUX在CX1下降沿复位。在Red>Green>Blue时序情况下,MUX复位到“B”。
VSP3100允许两种输出模式:
1)正常模式(配置寄存器D7置位到“0”)
2)多路分解输出模式(配置寄存器D7置位到“1”)
数字输出
VSP3100数字输出设计成与高速TTL和CMOS逻辑系列兼容。数字输出的驱动级通过分离的电源引脚VDRV(引脚41)供电,此引脚不连接到模拟电源引脚(VCC)。调节VDRV的电压,数字输出电平将相应变化。因此,工作在+5V模拟电源的VSP3100可以同时将其数字输出连接到3V逻辑电路。
对VSP3100编程
VSP3100由3个CCD/CIS通道和1个14位A/D组成。每个通道(Red,Green和Blue)具有它自己的10位补偿和5位增益可调寄存器,它们都可由用户编程。另外可用片上的8位配置寄存器编程设置不同的工作模式。这些片上寄存器列于表2。
表2 片上寄存器
地址
A2 A1 A0
可用下面两种编程模式来访问这些寄存器:
(1) 并行编程模式,用数字数据输出引脚,数据总线分配为D0~D9(引脚25~34)、地址总线分配为A0~A2(引脚35~37)。它可以进行读和写操作。但不能用于多路分解模式。
(2) 串行编程模式,使用单行端口、串行数据(SD)、串行移位时钟(SCLK)和宇航局信号(WRT)。在串行编程模式中,只可写操作,禁止通过串行端口的读操作。VSP3100电路连接示于图2。
表3 串行和并行端口存取模式
串行、并行模式的选择见表3。
本文关键字:处理器 DSP/FPGA技术,单片机-工控设备 - DSP/FPGA技术