您当前的位置:五五电子网电子知识变频技术设计参考数字控制调速系统设计中需要考虑的几个问 正文
数字控制调速系统设计中需要考虑的几个问

数字控制调速系统设计中需要考虑的几个问

点击数:7252 次   录入时间:03-04 11:47:46   整理:http://www.55dianzi.com   设计参考
现有a/d变换器的位数已达16位、20位或更高,但受走线、温度变化及环境电磁场的影响,通用工业数字控制器的a/d变换的精度一般只能做到0.1%~0.05%,即只有10或11位二进制数字有效,后面几位都是噪声。尽管数字处理器的位数可能是16位或32位,它使得使用模拟量作为设定和反馈的数字控制系统的精度只有0.1%~0.05%。
5.2 平均值法
平均值法的a/d变换输出值为被测量在一个采样周期(t)中的平均值。这类变换多用于采集含有较大纹波的模拟量,特别是大功率装置,它的开关频率仅1khz左右,电压、电流信号脉动大,难滤波。当采样周期与纹波周期一致时,平均值法误差最小,故这类变换器常与电力变流器同步工作。实现平均值采样的方法有三种:
(1) 多次采样
用快速a/d变换,在一个采样周期中多次采样和量化,每个采样周期求一次平均值。若多次采样和量化的操作由主cpu控制和完成,太占时间资源,通常用专门硬件或子处理器来实现。
(2) v/f/d变换法
先用v/f变换器把模拟信号变换为频率与输入电压成比例的脉冲信号(v/f变换),再通过用两个计数器计数,按照第ⅵ节介绍的m/t法,算出数字量(f/d变换),它对应一个采样周期的平均值。v/f/d变换的另一特点是易实现被测电路与处理器的隔离,因为脉冲信号可过光纤或光电耦合器或脉冲变压器隔离。v/f/d变换电路示于图1。


图1 v/f/d变换电路
为了能反映模拟信号a的极性,给v/f变换规定一个中心频率f0,在变换电路中加入偏置,使得a=0 时,f=f0,例如规定f0=60khz,则当a=+10v时,f=90khz; a=-10v时,f=30khz。在选择输出频率变化范围时,应使最低输出频率远大于信号中纹波的频率。
v/f/d变换的关键是如何实现高精度v/f变换,宜使用同步v/f变换器,以时钟脉冲作为标准时间脉冲,精度高,例如ad652芯片,它的变换精度与电容无关。(普通v/f变换器用阻容电路产生时间脉冲,电阻精度高,电容误差大)
(3) σ/δ变换法
σ/δ变换法的核心是σ/δ调制器,它的输出是一串0和1的方波脉冲,在一个测量周期中1脉冲的总宽度与测量周期t之比(平均占空比)和输入的模拟量成比例,参见图2,再用计数器计数一个周期中的1脉冲总宽度,得这周期被测模拟量平均值的数字量。


图2 s/d 调制器的输入和输出
σ/δ变换原理框图示于图3,它主要由σ/δ调制器和同步计数器两部分组成。σ/δ调制器是一个由积分器i1、i2、比较器及1位d/a变换器构成的闭环系统。


图3 s/d 变换原理框图
1位d/a变换器输出x6的波形与σ/δ调制器输出x5相同,是一串0和1方波,但1信号的幅值被限定为标准电压5v,时钟脉冲(10mhz)每来一次,比较器比较一次,确定输出是1还是0。由于采样周期远大于时钟周期,积分器i1、i2的积分作用使它们的输入在一个采样周期的平均值等于0,所以σ/δ调制器输出方波在一个采样周期的平均占空比与输入模拟信号在该周期的平均值成比例。同步计数器按照时钟脉冲和信号x5的状态工作,每当时钟来时如果x5=1则计数器加1,若x5=0则不加,到周期结束时计数器中的数正好代表输入模拟量在该周期的平均值。信号x5是方波脉冲信号,易通过光纤或光电耦合器实现隔离。

6 脉冲频率信号的量化
调速系统中,有些变量信号以脉冲频率形式出现,例如从编码器输出的转速信号,上一节v/f/d变换法中从v/f变换器输出的信号等,它们的量化需通过计数器计数实现。有三种计数量化方法:
测频法(m法),通过计数一个采样周期中的信号脉冲个数来算变量值。
测周期法(t法),通过计数两个信号脉冲之间的标准时钟脉冲个数来算变量值。
测频率和周期法(m/t法),用两个计数器,第一个(n1)计数一个采样周期中的信号脉冲个数m1,用第二个(n2)通过计数标准时钟脉冲得到m1个信号脉冲持续的时间td=m1/fp(fp—信号脉冲频率),从而算出变量值。
m法在信号频率低时精度差,t法在信号频率高时精度差,只有m/t法能在变量变化的全范围内都保证量化精度,可以证明只要采样周期t对应的时钟脉冲数大于215,也就是计数器n2的位数大于15,则量化分辨率δ≤1/214(二进制14位分辨率)。
m/t法的时序关系示于图4。计数器n1在第k周期开始时清零,到周期结束时有m1,k个编码器脉冲被计数。计数器n2在每个编码器脉冲来时清零,到第k -1周期结束、第k周期开始时(t=kt), 有δm2,k-1个时钟脉冲被计数;在第k周期结束时[t=(k+1)t], n2中的数为δm2,k,则m1个信号脉冲持续的时间td中的时钟脉冲个数为:
m2,k=m2,r+δm2,k-1-δm2,k=tdfc (6)
式中m2,r—采样周期t对应的时钟脉冲个数,m2,r=tfc(fc—时钟脉冲频率),所以第k周期信号脉冲们频率为:

(7)
注意:m/t法有最低信号频率约束条件,即每个采样周期至少要有一个信号脉冲(m1≥1)。若信号脉冲为测速编码器脉冲,则必须按此约束条件校验最低转速值,如果不满足生产要求,可通过增加编码器每转脉冲数或加长采样周期解决。


图4 m/t法时序
7 模块化软件设计
现在很多数字控制调速产品的软件设计都是作坊式的,由一位设计人员根据自己的思路一气编写下来,如果该设计人员工作变动,其他人很难接替他的工作,这是许多企业技术管理上存在的问题。为解决这问题,许多大公司都采用模块化的软件设计方法。
在编写具体产品的软件设计前,先编写一批标准功能块,作将为企业标准,分别完成控制、变换、运算、逻辑、输入/输出、通信/运行控制/信息、服务/诊断等功能,每个功能块为一个带有输入、输出端的方框,只完成一项任务。具体产品编程时,像画系统框图那样,根据任务调用所需的标准功能块,把它们的输入、输出端彼此连接起来,形成该产品的系统软件。在实际应用中,常把完成某些特定任务的功能块事先联好,组成一个功能包,用时整体调用。随技术和业务的发展,逐步将新功能块和功能包增加到企业标准中。
采用相对值计算和统一的量化方法,为模块化软件设计提供了方便。

8 数字pi调节器
数字pi调节器应用最广泛,它由输入信号综合、比例(p)、积分(i)、输出综合及限幅四部分组成,见图5。它的工作原理及离散算法在许多书中都介绍过,这里不再重复,只谈两个注意事项。


图5 数字pi调节器框图
调节器输出都需要限幅,注意必须对总输出y和积分输出yi都限幅。有的设计者不注意,只对y限幅,对yi没限幅,有可能出现y虽被限制住,但yi超出限幅的情况,导致在退出饱和时,比例缩小,响应滞后,影响整个系统的性能。pi调节器达到限幅时的输出对输入的响应见图6。从图6中可看出,若yi没限幅,在退饱和时出现比例减小、响应滞后td时间的现象。
(a) 输入ye;
(b) y和yi均限幅情况;
(c) y限幅、yi没限幅情况。
如果出现积分输出yi在一个釆样周期的增量很小,接近量化分辨率(二进制最低位1个数),导致积分计算误差大,则此调节器功能块宜改用双精度pi调节功能块。


图6 pi调节器达到限幅时的响应

9 给定信号的平滑
为限制电动机转速和转矩变化率,在工业用调速装置中,通常都设有给定信号平滑环节,很少使用突加给定。把它用于转速给定时,将限制电动机加减速时的转速变化率,从而限制加减速动态电流;若把它用于转矩给定,将限制电动机转矩变化率,保护机械结构。
有两种限制给定信号变化率的方法:一阶输入滤波pt和斜波给定rfg(又称给定积分)。二者都能限制变化率,但作用不同。rfg对输出y变化率的限制仅在输入x的变化率超出设定值时才起作用,若x变化率没有超过设定值,则y紧跟x变化,无滞后。pt则不同,无论x变化快慢,它都使y的变化滞后于x的变化。rfg和pt对阶跃给定的响应示于图7。

上一页  [1] [2] [3]  下一页


本文关键字:数字控制  设计参考变频技术 - 设计参考