1.2 单片机与USB接口模块
本设计的目的是构建以PC机为平台的数据采集系统，单片机的功能仅限于接收PC机的命令、控制FPGA工作。PC机作为整个系统的人机界面，控制整个数据采集系统进行采集、存储和处理。由此单片机可以选择低成本的8XC51系列。为了提高系统的灵活性，采用单片机与USB接口芯片分离的方案，选择Philip公司的ISP1581 USB2.0接口芯片。该芯片与8XC51系列单片机的接口非常简单，可以极大地降低系统成本。
1.3 FPGA模块
采用FPGA进行采样控制的最大特点是系统具有重构性和通用性。设计中采用了ALTEra公司的低成本FPGA的Cyclone系列（实际试验时，在更便宜的Acex1k器件上也可以实现），控制高速A/D芯片以20MSPS的速度采样。FPGA模块的设计具体包括FIFO、单片机接口、A/D控制接口、DMA控制模块和主控制器等子模块的设计。
1.4 PC机端软件平台
PC机采集程序使用VC++实现，直接调用Philips公司提供的驱动程序进行数据读写，大大降低了开发难度与风险。本设计中，PC机端软件设计包括应用程序的界面设计、多线程数据采集、存储与处理模块的设计，以及与USB底层驱动程序的通信动态链接库的设计。
2 USB接口模块设计
2.1 USB接口芯片
USB接口芯片ISP1581具有体积小、高速、与单片机的接口相对简单等特点。除了控制端点外，ISP1581还有7个输入（IN）端点和7个输出（OUT）端点。每个端点可以灵活配置数据传输方式以及数据缓存区（FIFO）的大小，端点FIFO最大容量可以达到2KB。ISP1581芯片在配置枚举时需要单片机固件的支持，一旦正确完成了配置和驱动加载，单片机对于ISP1581芯片就如同普通存储器一样可以进行读写操作，以发送或接收数据。
2.2 固件编程
USB通信完全由PC主机发起。在这种结构下，固件总是一直在等待主机命令，再根据命令去执行相应的程序。固件的基本思想是采用模块化设计，分成 main.c等7个模块。ISP1581固件结构如图2所示。图中，main.c为主循环，isr.c主要负责中断处理，Chap9.c主要负责响应主机的请求。用户的应用程序将来也可以包括在main.c循环中。
2.3 单片机端程序设计
单片机端程序主要包括初始化模块，外围Flash、EEPROM、RAM、液晶显示器、按键等的读写控制模块,USB接口芯片固件模块,A/D采样工作模式、速度以及采样数据的读写的FPGA硬件控制模块等。本设计的指导思想是：充分利用PC机和嵌入式系统的优点，对MCU端的要求尽量简化。具体软件流程示意图如图3所示。
USB作为一个通信接口，首先必须完成配置，然后才能进行用户数据的发送/接收，在循环中必须随时检查是否有主机的配置命令。配置枚举过程是USB固件编程当中较为复杂的部分，其流程如图4所示。USB设备接入到主机并被主机识别后，主机首先以默认的地址（00H）发送一个设置（SETUP）包，新接入的设备必须接收此包并响应请求。然后主机会发送输入包读取设备描述符，初步判断设备的属性后，再设置设备的地址，随后再用这个地址读取设备的各种描述符以识别并且配置设备。可见，在设备配置过程中，主机读取的数据较多，设备一旦接收到一个SETUP包之后便会判断主机的请求类型，然后进入请求处理循环等待主机的进一步命令，如果再次收到一个IN令牌便会向控制端点中写入数据，并且根据数据长度再次写端点直到数据发送完毕。USB的标准请求包括读取设备描述符、配置描述符、端点描述符、设置地址、配置设备等，厂商请求由用户自行定义。
ISP1581接收到主机的数据后，将根据相应的情况设置片内的中断寄存器标志中断源，然后向单片机申请中断，中断服务程序流程如图5所示。单片机响应中断后，首先读取中断标志寄存器并判断中断源，然后设置相应的标志。在用户的发送/接收程序中，将根据相应的标志产生相应的动作。例如，主机发送一段数据给ISP1581，ISP1581接收、握手完毕后，设置中断标志并申请中断。在用户的任务中发现有数据接收的标志，就可以读出ISP1581中的数据。而ISP1581向主机发送数据时，首先是主机发送一个IN类型的令牌发起一次传输，如果此时ISP1581相应端点的FIFO非空，则立即发送数据，然后向单片机申请中断，响应中断以后如果还有数据要发送，则应该向ISP1581的FIFO中写入数据，否则直接清空中断标志即可。主机和数据采集器之间的握手配合要事先设计好。
根据输入传输要求，在具体的设计中，除了主数据传输端点外，还配置了一个数据缓冲区为64字节的、工作于中断传输方式的端点作为命令端口，负责与主机进行通信握手。如果主机想从设备读取数据，则首先发送一个读取命令，单片机接收到该命令后，就向主数据端点的FIFO中写入数据，随后主机发出读数据令牌，正好有数据可以发送。通过命令端口还可以发送各种命令，控制数据采集器动作。
3 FPGA数据采集模块设计
3.1 模块划分
FPGA模块划分为A/D接口、FIFO、单片机接口、DMA接口控制、主控制器等模块，其中设置了一些可以单片机写入的寄存器。A/D的采集速度，FIFO的空、满、数据写入、读出速度都可以灵活配置。整个模块以Verilog语言写成，稍加修改可以同各种A/D芯片接口。整个设计在Altera公司的Cyclone系列的EP1C12中完成。在ACEX1K系列EC1K100器件上也可以实现，工作时钟频率为50MHz。
为了提高系统的灵活性，在信号的调理、滤波模块中使用了LattICe公司的ispPAC80可编程滤波器作为输入滤波器，可以灵活地设定抗混叠滤波器的截止频率，最大截至频率可以达到750kHz，完全可以满足一般中、高频信号的滤波。FPGA作为A/D控制器可以同多种A/D芯片接口，本设计中使用了TI公司的10位高速A/D芯片TLC876。芯片工作于流水线方式，最高采样速率为20MSPS。
3.2 与单片机及ISP1581的接口
FPGA在与单片机信号的接口过程中，使用了同步设计的方法。即首先对单片机的I/O信号进行采样同步化，获得各信号上升、下降沿的时刻，输出同步脉冲，然后在这些时刻点处根据同步脉冲的出现与否来控制系统进行动作。这种设计的优点是可以在设计中采用同步状态机，以获得较高的运行速度和稳定的工作性能。这也是ALTERA、XILINX等公司的FPGA数字系统设计中所推荐使用的方法。
为了提高FPGA中的FIFO与ISP1581中的数据存储器的数据交换速度，FPGA与ISP1581之间采用DMA方式进行数据交换。
