(3)本例中,由于抽头数最大为9,所以4位进位寄存器即可满足要求。实际上,当t >2时(t为抽头数),进位寄存器最小应为log2t。
(4)当加法器采用组合电路实现时,需注意逻辑门延迟影响。在抽头数较大时,应适当调整电路的时钟频率。
5结语
FCSR是一类较新颖的思想,其数学特性目前还不太清晰。因此今后可以从理论和技术实践两方面来分析FCSR的随机特性和应用特点。本软件在通过时序仿真和适配后,配置La tTIce公司的CPLD器件,输出序列达到了设计目标。
本文关键字:暂无联系方式嵌入式系统-技术,单片机-工控设备 - 嵌入式系统-技术
上一篇:嵌入式系统中射频的消除