摘要：介绍一种基于复杂可编程逻辑器件(CPLD)的数据采集系统，并给出详细的设计方案。计算机通过ISA总线实现与数据采集系统的指令和数据传输。通过VHDL编程实现CPLD对12位串行模数转换器ADS7816的控制。最后，给出该系统设计的仿真波形和测试结果。
关键词：CPLD；数据采集；ISA总线；VHDL
数据采集是工业测量和控制系统中的重要部分。它是测控现场的模拟信号源与上位机之间的接口，其任务是采集现场连续变化的被测信号。系统应将所采集的模拟数据信号尽可能真实、不失真地显示给控制人员。
随着计算机技术和EDA技术的发展，由于复杂可编程逻辑器件(CPLD)具有高集成度、小体积、低成本、低功耗以及高稳定性等诸多优点而广泛使用到诸如传统工业控制等各个领域。基于ISA的接口电路，其布线要求远没有PCI或USB接口板高。由于它能够提供16位I／O操作，对I／O的直接读写可以完全不考虑复杂的驱动程序和应用程序，因而在ISA总线上开发接口电路目前仍是首先考虑的方法。因此，这里提出一种基于CPLD和ISA总线的数据采集系统设计。
1 系统硬件设计
数据采集系统的硬件电路主要包括：CPLD逻辑控制电路、8254定时器电路、A／D转换电路。该系统硬件设计框图如图1所示。
1．1 CPLD逻辑控制电路
该系统使用XC9572作为主控器件。XC9572是一款高性能可编程逻辑器件，内含4个36 v 18功能模块，具有l 600个可用系统门。ISA总线上的地址、控制指令和数据被送进CPLD，经处理后送到相应电路中。由A／D转换电路得到的数据也返回到CPLD进行处理，并经ISA总线送至计算机中。
图2为数据采集系统的逻辑控制电路，Ul是数据缓冲器74HC245，由lSA总线的读／写信号(IOR／IOW)和板卡选择信号(BSEL)决定数据的流向。比较器74LS688和XFl组成板卡选择信号发生电路。通过在XFl上的跳线可确定采集系统板的基地址。该系统基地址设置为280H。
ISA总线上的读写信号，经缓冲器的数据信号(LADO～LAD7)，地址信号(A0～A3)均与XC29572相连，CPLD发送A／D转换器的片选信号(ADCS)、A／D时钟信号(ADCLK)以及通道选择信号(CHA0～CHA2)。
