一种基于FPGA的数字选频器设计方案

2．4．3 芯片复位、中断控制及其他
    各芯片的复位是通过MSP430的GPIO控制各芯片的RESET引脚实现的，这样可以实现软件复位，同时在各芯片的RESET引脚上加一个开关实现各芯片独立的开关控制的硬件复位。
    FPGA连接MSP430的五个外部中断。MSP430通过LED0～4指示状态。JTAG口下载程序实现硬件调试。RS 485串口实现MSP430与PC机的串行通信。

3 测试结果
    本数字选频器采用Agilent Technologies N5230A网络分析仪进行扫频测试。通过软件设定该数字选频器的下行模块参数如表1所示。

   

www.55dianzi.com

    通过网络分析仪测试数字选频器下行模块的频率响应和群延时，如图6，图7所示。

   
    从图6可以看出，该数字选频器能够实现比较好的选频功能，被选出的有效相邻信道之间最小间隔能达到1 MHz；从图7可以看出该系统的群延时比较小，表明设计的滤波器性能较好，信号失真较小，系统实时性较好，能够满足实际应用的要求。

    4 结语
    本文介绍了应用于GSM系统商放站的基于FPGA的八通道数字选频器的没计。数字选频器应用于直放站中，能够起到降低信道之间相互干扰的作用，仪放大选中的频段信道，被选中的信道之间最小间隔能达到1 MHz，且群延时小，系统实时性好，具有较好的选频效果，能够满足实际应用要求。该数字选频器的设计采用低成本器件，小巧轻便，易安装，成本低，具有良好的市场应用前景。

上一页  [1] [2] 

本文关键字：暂无联系方式DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术