图6 原型滤波器幅频特性曲线
2.3.3 IFFT运算
IFFT运算采用按时间抽选的基-2算法。为了加快信号处理的速度，IFFT模块采用多级流水线设计，并且运算模块利用Quartus的宏产生。例如IFFT运算的核心蝶形运算可由Altmult_complex宏和lpm_add_sub宏实现。每次复数乘法会占用4个18x18 DSP乘法器资源，所以单路信道化的IFFT共需占用136个乘法器资源。
2.3.4 信道输出
因为输入的是实信号，经IFFT得到16个信道的子带信号。对每个信道采用旋转数字计算机算法（CORDIC）计算每个信道信号的幅度及瞬时相位。根据CORDIC输出的信号幅度判断信号是否存在以及信号的起始点和结束点，给出对应的包络脉冲。同时利用CORDIC输出相位根据瞬时相位差法计算频率。为了提升测频的准确度，用脉冲上升沿平稳后的连续4个无模糊的相位差平均值测频，输出载频编码。用两通道信号的CORDIC输出相位测算两通道信号的相位差，输出相位差编码。
为了节省对外接口资源，最多只输出三路信号即同时处理三路不同信号，当某路信道上出现包络脉冲时才将该信道的频率码和相位差码输出，否则不输出。16个信道都要进行判断，确定是否输出。具体流程如图7所示，当判断不成立或者语句执行结束时，结束程序。
图7 输出的判断逻辑流程图
3 系统硬件仿真与结果分析
本设计在EP3SE110F1152C4上完成了两通道的信道化过程、信号包络脉冲输出及对载频、相位差信息的编码输出。在硬件验证仿真时，用到了内嵌式逻辑 分析仪 ——SignalTapⅡ Logic Analyzer。它是一种调试工具，能捕获和显示FPGA中的实时信号特性，通过JTAG接口下载FPGA配置数据和上载捕获的信号数据，并在计算机中观察FPGA内部节点信号，使用户可以在整个设计工作过程中以系统级的速度观察硬件和软件的交互作用。FPGA芯片各项资源消耗情况如表1所示，共占用82％的资源，其中包括SignalTapⅡLogiCANalyzer所占用的资源。
表1 FPGA芯片各项资源消耗情况
A／D的采样精度直接影响后面的精度，因此首先对A／D进行性能测试。信噪比RSN定义为信号峰值点的功率与去掉零频以及前五阶谐波分量后的所有噪声的功率比值。信号噪声失真比SINAD定义为信号峰值点的功率与去掉零频后的所有谐波及噪声的功率比值，其值较信噪比小。无杂散动态范围SFDR定义为单信号输入时信号与最大的谐波或杂散的功率比值。
实验一：输入信号频率为由信号源 Agilent 83752A产生的正弦波，频率为720 MHz，幅度为-1 dBFS，采样频率为960MHz，从FPGA中导出采样数据作8 k点的FFT，得信号频谱如图8所示。
图8 A/D输出720MHZ信号频谱图
经计算得，信噪比RSN为47.5 dB，信号噪声失真比SINAD为46.3 dB，有效位数ENOB为7.4 bits，无杂散动态范围SFDR为59 dBc。
实验二：用Agilent的E4438C矢量 信号发生器 作为中频输入，输入载频为725 MHz，PRI=10μs，PW=2μs的脉冲信号测试结果如图9所示。图9中第一行表示输入信号经过LVDS降速后的输出波形，中间15行表示15个信道包络脉冲输出，倒数第二行表示有包络脉冲输出的那一路输出载频码，最后一行表示有包络脉冲输出的那一路输出的相位差码。
图9 输出界面
由以上的分析可知，载频为725 MHz信号应该出现在705～735 MHz的第9信道上，输出载频码为725-480=245，DSP写入校正编码使输出的相位差码为0。由图9可看出，只有第9信道有包络脉冲输出，输出载频码为245，输出的相位差码为0，这与理论结果一致。
实验三：用Agilent的E4438C矢量信号 发生器 作为中频输入，输入载频为725 MHz，PRI=10μs，PW=2μs的脉冲信号。用 示波器 同时采集输入中频脉冲信号和输出的信号包络脉冲，可得信号载频码和相位差码输出延迟时间，即整个系统延迟时间测试结果如图10所示。上边的一条线为输入的中频脉冲信号，下边的一条线为输出的信号包络脉冲，由图10可以看出系统延迟时间小于1.3μs，保证了系统的实时处理。
图10 系统延迟时间
实验四：用一台Agilent的E4438C矢量信号发生器和两台Agilent的83752A作为中频输入，分别输入载频510MHz，PRI=100μs，PW=10μs；载频为720MHz，PRI=90μs，PW=8μs；载频为930 MHz，PRI=80μs，PW=20μs的三路脉冲信号。用示波器采集三路信号包络脉冲输出接口信号，可得系统对多信号处理结果如图11所示。最上边的线为第一路包络脉冲输出接口，中间的线为第二路包络脉冲输出接口，下边的线为第三路包络脉冲输出接口。当信号在时域交叠时，由不同的输出接口输出包络脉冲；否则在第一路输出接口输出。由图11可以看出系统完成了对同时到达多信号的处理。
图11 系统的多信号处理结果
4 结论
本文结合工程实际，完成了960MHz的16通道数字信道化接收机的FPGA实现。采用多相滤波器的高速高效数字信道化结构实现的数字信道化接收机，既能保证宽瞬时带宽要求，又能达到实时处理的目的；与传统的数字信道化结构节省硬件资源，提高系统的整体工作性能。FPGA仿真结果表明该模型在FPGA上实现的可行性以及实用性，并且实现了预期的指标要求。
本文关键字：接收机 DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术
