对于模拟设计，不论用户是真正的模拟设计人员，还是尝试模拟设计的其他类型设计人员，直观的图形化配置方案似乎效果最好。这些已获验证的设计技术支持现有混合信号Fusion FPGA，并包含电压、温度和电流监控功能，以及采样排序和后处理标记生成的控制等功能。
温度监控器配置对话允许用户设置采集时间，运用过滤技术及输入标记要求以生成输出，可用于处理器的中断或FPGA架构的输出。
分布式设计环境的版本控制
若有两个或更多设计人员从事一项设计，那么建立清晰的设计修改协议就显得十分重要，而且其中一个设计人员应该成为MSS配置的主要管理者。在密切合作的工作关系中，任何一个设计人员都可能修改或更新另一个人的工作，这时跟踪修改是非常重要的。
如果嵌入式设计人员创建MSS配置，则该配置被输出并传送给FPGA设计人员。FGPA设计人员可以输入且采用这个新版本，就如同一个输入到设计图中的标准IP模块一样。如果有带MSS的现成设计，则设计人员可以简单使用内核替代功能，然后使用SmartDesign CANvas检测是否有连接改变。
如果嵌入式设计人员是主要管理者，虽然FPGA设计人员在测试时可以对配置做较少的改变(例如，为了评测任何时序问题，FPGA设计人员可能需要改变MSS馈入FPGA架构的时钟频率)，但嵌入式设计人员必须对这些变化进行编译以保持双方同步。
由FPGA设计人员启动设计流程并定义MSS所需的外设之后，下一步就是输出配置并传送给嵌入式设计人员，再由后者输入这个配置，并生成用于MSS以及FPGA设计人员增加的任何软外设的固件。若在设计流程初期创建有大量软外设，就极可能是这种情况。
至于决定由哪一方作为配置的主要管理者，则因具体设计而异。处理模拟设计的人最有可能成为主要管理者。模拟计算引擎ACE(Analog Compute Engine)配置也包括在MSS模块中。由于大多数设计人员都不太熟悉模拟设计，最初也许会经历多次设计反复，因此让模拟设计人员成为MSS配置的主要管理者是很有说服力的。
嵌入式混合信号
FPGA设计流程总结
嵌入式混合信号FPGA设计流程软件开发团队的目标是建立一个具有以下特性的设计环境：
(1)使现有FPGA及嵌入式设计人员的学习曲线最小化；
(2)能够帮助嵌入式设计人员单独评测器件的处理器方面的性能；
(3)能够帮助FPGA设计人员单独评测器件的FPGA方面的性能；
(4)能够让嵌入式和FPGA设计人员并行进行同一个器件的工作，而不存在进度安排的风险；
(5)引入简单的模拟接口，向所有用户开放模拟设计。
在经济困难时期，产品需要快速上市，而工作稳定性十分有限，市场竞争日益激烈。因此，任何一家硅器件供应商或软件开发商的任务都应该是建立一个有助于提高生产力，而不是挑战设计人员能力的设计环境，同时为设计人员的产品提供显著的市场竞争优势。
本文关键字：软件工具 DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术
