上行链路器件：
下行链路器件：
下行链路器件的负载通常低于上行链路器件的负载。
下列表格详细列出了内核与MAPLE-B在功能上的分工。
通过这种方法，内核被专门用于预先确定的任务，但是如何分配任务则由调度器负责。为发挥器件能力以便实现1ms的时延要求，该模块具有很高的重要性。
例如，在上行链路器件上，当接收到参考信号的时候，信道估测将首选被分配到内核1、2和3上。然后，当接收到最后的数据符号的时候，可以在三个内核上安排均衡处理。接下来是解映射/解扰以及解交织。通常在空闲时隙安排测量。
上行链路器件利用所有的MAPLE-B处理部件，而下行链路器件仅将其用于最后的快速傅立叶反变换(IFFT)。对于更高的上行链路吞吐量，上行链路器件能够远程利用来自于下行链路器件的Turbo Viterbi处理部件( TVPE )。
本文关键字：暂无联系方式DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术
