您当前的位置:五五电子网电子知识单元电路编、解码-加、解密电路ZiVA-4.1解码芯片构成的解码系统电路分析 正文
ZiVA-4.1解码芯片构成的解码系统电路分析

ZiVA-4.1解码芯片构成的解码系统电路分析

点击数:7349 次   录入时间:03-04 11:42:34   整理:http://www.55dianzi.com   编、解码-加、解密电路

  ZiVA-4.1解码芯片构成的解码系统
    1.ZiVA-4.1解码芯片简介
    ZiVA-4.1是美国C-CUBE公司继ZiVA-3之后新开发出来的一种包括解码与视频编码及嵌入式CPU为一体的整合型DVD双解码的解码芯片。TV编码器内置有4通道10 bit DAC变换器。支持MPEG1/MPEG2视频解码,支持MPEG1/MPEG2、AC-3和DTS音频解码。该芯片采用+3.3V和+2.5V两组供电方式,其封装采用208脚PQFP形式。

  2、ZiVA-4.1解码芯片构成的解码系统电路分析
    采用以ZiVA-4.1解码芯片为核心,配置装有软件的FLASH(HY29F800TC)和两块16MB SDRAMFMl2L1616A)构成一个32MB空间的MPEG2解码系统,其组成电路如图10所示。可将播放CD格式输入的位流与播放DVD格式输入的位流按不同的解压算法进行MPEG1/MPEG2解码,直接输出视频信号、音频数据与数字音频信号。

  接通市电,开关电源便向构成解码系统的芯片ZiVA-4.1、HY29F800TC、M12L1616A、27MHz振荡器74HCU04和复位电路等各供电端提供稳定的+5V、+3.3V和+2.5V直流工作电压(见图10)。其中+2.5V通过抗扰滤波电路。向ZiVA-4.1的VDD25供电端13、36、67、87、128脚供电。其中+3.3V通过抗扰滤波电路。向Zi-VA-4.1的VDD33供电端③、⑦、20、32、45、65、64、74、82、92、100、115、123、134、135、140、141、146、147、152、153、156、167、175、177、192、204脚供电;+3.3V还向M12L1616A的VCC供电端①、⑦、13、25、38、34脚供电;其中+5V通过抗扰滤波电路,向HY29F800TC的VCC供电端23、33脚和27MHz振荡器74HCU04的VCC供电端14脚供电;同时还向由Q201、TC201、R240、R20l、R208、VD202等构成的复位电路供电,数十毫秒钟后,便从Q201集电极输出一个负跳变的复位脉冲信号RESET,经74HC14和G2000后,从⑤脚送入解码芯片ZiVA-4.1的复位端(RESET),嵌入式CPU首先被复位自身初始化,确认159脚输入的27MHz时钟正常后,ZiVA-4.1便通过8位数据线、3位地址线和控制线从HY29F800TC中读取初始化程序、解码程序与控制程序,并将解码程序与控制程序下载存入M12L1616A下载程序的缓冲区,作为执行程序。则该解码系统电路进入正常工作状态。

  嵌入在ZiVA-4.1芯片内的CPU,在获得播放碟片类别信息后,能依据其压缩格式,控制音/视频解码器自动进入相应MlPEG-1或MPEG-2音/视频解压运算模式。在解码过程中读取其视频和音频PES头缓冲器中的系统头数据进行缓冲读/写、片选/中断与存储区域分配等操作。


  在播放期间,由SPHE8200内置的系统解复用(系统分析与CSS/CPPM)单元对从162~163、168~170脚输入的码流进行解复用处理,提取视频/音频PES数据和专用数据等,然后存入M12L1616A分配的缓冲区,以备解码用。

  视频解码器与视频处理单元同时从M12L1616A分配的缓冲区读取其数据。前者自动读取PES缓冲区中的视频数据进行解码,并将处理后的数据再次存入M12L1616A分配的解码图像数据缓冲区,以备视频处理单元用;后者自动读取分散存储在M12L1616A中的一帧亮度数据和色度数据,进行图像帧的重建,再由视频输出单元把子图像解码的字幕等数据嵌入图像数据中,送内置的视频编码器,分别处理成亮度数据Y和色度数据C、复合视频数据V:这些数据经视频DAC转换成模拟的视频信号。分别从ZiVA-4.1的139脚输出模拟复合视频信号(COMP)、145脚输出模拟亮度信号Y、151脚输出模拟色度信号C。

  音频解码器自动从M12L1616A读出缓冲区中的音频PES数据。并对播放VCD或DVD碟片的音频位流分别进行MPEG-1或MPEG-2解码音频帧,对播放具有AC-3、DTS方式编码的碟片,在专用指令程序控制下进行解码。并由音频输出单元处理成立体声音频串行数据(DA-DATA1)或环绕声(5.1)音频串行数据(DA-DATA1~DA-DATA3)。分别从ZiVA-4.1的120脚输出DA-DATA1音频串行数据、119脚输出DA-DATA2音频串行数据、118脚输出DA-DATA3音频串行数据:还从ZiVA-4.1的126脚输出DA-BCK时钟信号、122脚输出DA-LRCK时钟信号、125脚输出DA-XCK时钟信号提供给音频DAC电路;127脚输出DA-IEC数字音频信号。




本文关键字:暂无联系方式编、解码-加、解密电路单元电路 - 编、解码-加、解密电路

《ZiVA-4.1解码芯片构成的解码系统电路分析》相关文章>>>