您当前的位置:五五电子网电子知识单元电路编、解码-加、解密电路Nios SoC系统中的BCH编解码IP核的设计 正文
Nios SoC系统中的BCH编解码IP核的设计

Nios SoC系统中的BCH编解码IP核的设计

点击数:7302 次   录入时间:03-04 12:02:19   整理:http://www.55dianzi.com   编、解码-加、解密电路

       f) 增加μ,从步骤b开始。

       得到错误多项式后,通过钱搜索和取反即可完成整个译码工作。

       3 结束语

       SoC技术以其低成本、低功耗和小体积已经成为电子设计领域的一个重要发展方向。BCH码是一种经典的分组纠错码,在通信系统中应用较为广泛。通过这两者的结合,



www.55dianzi.com

本文设计的BCH码IP核嵌入NiosSoC中,使得BCH编解码在单片系统中可以自由调用,对SoC中的应用软件而言,调用接口简单,IP核屏蔽了所有算法细节。同时,由于采用硬件实现,具有高速、稳定的特点。



上一页  [1] [2] 


本文关键字:暂无联系方式编、解码-加、解密电路单元电路 - 编、解码-加、解密电路