2.2 电源线噪声
由于电源分配网络有寄生电感和寄生电阻，因而当△I噪声电流流过时，便产生噪声电压（自感电压和欧姆电压降），即电源线噪声。
对数字IC而言，电源线噪声是电源噪声的主要来源。
电源线噪声会引起电源电压波动。电源电压波动带来的危害在本文的前面已讨论过，故不赘述。
在数字系统中，地线噪声的影响较电源线噪声的影响大。因为电源线噪声可以通过合理使用去耦电容器（decoupling caPACitor）予以有效控制，而地线噪声无法通过去耦的方法来解决。
3 输出波形畸变和延时增加
3.1 输出波形畸变
TTL反相器负载电容CL的放电回路的等效电阻Req很小[1,2]，这个回路就成为一个高Q值的RLC串联电路，容易产生振荡，引起逻辑门的输出波形畸变（振铃，ringing），甚至使输出电压从正电压变成负电压。实际上，负载电容CL充电时，充电回路也形成一个RLC串联谐振电路，但由于R4相当于串联谐振电路中的一个阻尼电阻（damPINg resistor），所以该串联谐振电路引起的振铃不严重，通常不予考虑。
振铃幅度足够大时，就会在负载电路（接收端）的输入端产生非法的电平过渡，使传送的信息出错，并可能出现影响逻辑设计的寄生逻辑状态。在有些情况下，振荡幅度可能超过电压的极限值，造成器件损坏[8]。
4 功耗增加
4.1 TTL反相器功耗增加
根据TTL反相器电源电流尖峰脉冲波形[1,2]，可求得电源电流尖峰脉冲引起的功耗增加。在计算时，因输出电平由高向低转换的过程中产生的电源电流尖峰脉冲相对很小，故忽略不计。
为简化计算，可将电流尖峰脉冲近似为三角形脉冲，并认为尖峰电流的持续时间等于传输延迟时间tPHL。如果每个周期中输出高、低电平持续的时间相等，在考虑电源电流尖峰脉冲的影响之后，电源电流的平均值将为:
式中，IL为输出为低电平时的电源电流，IH为输出为高电平时的电源电流，IP为电源电流尖峰脉冲的峰值，f为输入信号的频率，tPLL为门电路的传输延迟时间。
式（4）中第2项为电源电流尖峰脉冲引起的电源平均电流增加。
对于TTL反相器，已算出IL≈3.4mA、IH≈1mA和Ip=34.7mA[1,2]，并知tPLL=15ns。若输入电压信号为f=5MHz的矩形波，且占空比（duty cycle）为50%，将相关数据代入式（4），可求得此时电源电流的平均值为ICCAV=3.37mA。这个结果比单纯地用IL和IH平均所得到的数值增加了53%。
4.2 CMOS反相器 功耗增加
根据CMOS反相器瞬时导通电流的波形[1,2]，可求得CMOS反相器瞬时导通电流引起的功耗。
为简化计算，可将电流脉冲近似为三角形脉冲，且认为反相器的上升和下降响应是对称的。在这样的假定下，可求得平均功耗为:
式中，IP为电源电流尖峰脉冲的峰值，tT=t2-t1=t4-t3为TP和TN同时导通的时间，f为输入信号的频率。
根据CMOS反相器对负载电容充、放电电流的波形，可求得iP和iN所产生的平均功耗为[1,2]:
式中, iP、iN分别表示负载电容CL充、放电电流。
CMOS反相器的动态功耗比静态功耗大得多，一般情况下，静态功耗可以不予考虑。
例如，对一个专门的CMOS反相器，VDD=15V，静态电源电流IDD≤1μA，负载电容=60pF。输入信号为理想的矩形波，频率f=100kHz。据式（6）可得PC=CL f V2DD=1.35mW，而静态功耗为PS=IDDVDD=0.015mW,显然，PC>>PS。
值得注意的是，随着数字IC的发展，频率f（工作速度）不断提高。同时，数字IC中门的数目越来越多，芯片上总电容（CL）也在增加。这都将引起功耗进一步增大。
从上述分析可见，△I噪声会引起数字电路的功耗明显增加，且随着数字电路向高速度和大规模方向的不断发展，这一问题会越来越突出，已逐步成为数字设计的关键问题之一。
5 辐射发射
对△I噪声引起的辐射发射，小环天线方式是主要的。
设小环天线的环路面积为A、电流大小为I、电流频率为f，则在距离为r处的自由空间的辐射电场强度为[9,10]:
式（8）表明，小型环状天线的辐射强度与电流大小I、电流频率的平方及环路面积A成正比。
由△I噪声的基本特点可知， △I噪声引起的辐射发射十分复杂，与很多具体因素有关，定量计算是很困难的。为了对△I噪声引起的辐射发射的强度有一个定量的概念，作如下分析。
利用式（8）解环路面积A，可得到不超过标准发射限值的最大环路面积。面积A可表示为:
式中, ER表示辐射电场强度（μV/m），r表示环路与测量点的距离（m），f为电流频率（MHz），I为电流大小（mA），A为环路面积（cm2）。
对一个TTL反相器，若取I=35mA，f=30MHz，r=3m，ER=100μV/m，则由式（9）可求得A=3.6cm2。
r=3m时ER=100μV/m是美国FCC（FEDeral Communications Commission）标准B类产品（住宅应用）所允许的辐射限值。也就是说，当I=35mA、f=30MHz时，若A＞3.6cm2，则辐射超标。
若再考虑到△I噪声具有叠加性，以及数字电路的速度越来越高，则△I噪声引起的辐射发射问题更为严重。现在△I噪声引起的辐射发射已成为很多数字系统（电子产品）难以通过 EMC 强制测试认证的主要原因。
△I噪声主要引起数字系统的电源电压波动、电路内部噪声、输出波形畸变和传播延迟、功耗增加、辐射骚扰等严重问题。这些危害集中体现在两个方面。一方面会导致系统本身性能下降、工作出错甚至完全失效。对系统本身造成的危害一般是多方面的，且往往相互交错。另一方面会导致系统的辐射发射超标。辐射发射超标已成为很多数字系统（电子产品）不能通过EMC强制测试认证的主要原因。
△I噪声的危害，与很多具体因素有关，一些危害相互交错、相互影响，很难对它们进行简单地分类。所以，目前对其建模与仿真尚在研究阶段，是EDA技术中最困难的问题之一。
本文关键字：暂无联系方式数字逻辑电路，单元电路 - 数字逻辑电路
