基于CPLD的DDS正弦信号发生器的设计简介

      这是VHDL顶层模块：

这是当k＝001111111111111时的仿真波形：

      单片机控制6个数码管显示当前的频率，P1口接4个功能按键，分别是+、－、选择和扫频，再用两片574向CPLD输出频率控制字。限于时间暂时做到这么多。

      再说一点吧，由于是用DAC0832转换的(转换时间1us)所以晶振就限制在1M之内了，出来的最大频率，根据奈奎斯特采样定理也就限制在0.5MHZ之内了(不过失真很大的，取小点好了)，最后对出来的波形再做滤波就可以了。

本文关键字：信号发生器  振荡器-波形-信号电路，单元电路 - 振荡器-波形-信号电路