高电平总输入电流(IIH)
即使没有器件拉低线的电平，线仍处于逻辑高电平时，电流仍会继续流过上拉电阻。该电流由总线上器件的数字输入的泄漏产生，也可能是质量较差的PCB材料以及焊接残留物所导致。其中一些因素是无法预见的，但采用高质量材料和良好的制造工艺时，输入引脚泄漏是主要原因。
根据图2，没有器件拉低总线电平时，线的电平需要高于VIH才能被视为逻辑高电平。泄漏电流会限制Rp的最大值，这样其两端的电压降不会阻止线的电平被拉高至VIH以上。对于VIH规范，还应谨慎留出一些保护裕量，以防止噪声尖峰将电压拉低至VIH电平以下。要在高噪声环境下稳定工作，I2C规范建议采用0.2 Vdd作为高出VIH的适当裕量。
公式4：逻辑高输入电平上的额外裕量。
通常会在器件的数据手册中给出数字输入的泄漏电流，对于MICroChip的I2C EEPROM器件，最大输入泄漏电流(IlIEE)为1µA。组成系统的最少元件是单片机I2C主器件和I2C从器件。对于本例，采用一个输入泄漏电流(IlIMCU)为1µA的单片机和四个I2C EEPROM器件，允许100%裕量，IIH为10µA。
公式5：已定义总线的引脚泄漏产生的泄漏电流。
应用欧姆定律，我们可以确定符合这些规范的Rp最大值。
公式6：确保逻辑高电平的最小上拉电阻值。
电阻值计算
通过计算电源电压、总线电容和泄漏电流，我们可以得出RP值的范围。
可以忽略由泄漏电流产生的 50KΩ(最大值)，因为总线电容起主导作用。因此，可接受的电阻值的范围为:
设计人员应选择范围中间附近的值，以尽可能提供较大的保护带。对于本例，2.2KΩ的上拉电阻较为理想。
总线速度与功耗
当提高总线速度或存在较大总线电容时，必须减小上拉电阻。阻值较低的电阻会导致电流消耗增加，因为总线上的每个逻辑低电平都会产生对地通路，从而对功耗造成负面影响。快速完成任务并使系统恢复到低功耗空闲状态，与较高总线速度要求所产生的额外电流消耗存在矛盾，总线速度可成为两者之间的权衡因素。对于功耗预算非常低的应用，SPI可能是更合适的总线协议，因为其使用驱动线路，而不是集电极开路。
本文关键字：通信 总线技术，电子知识资料 - 总线技术
