1.1 PCI Express总线的起源和现状
2001年春季的IDF上Intel正式公布PCI Express,是取代PCI总线的第三代I\O技术,也称为3GIO。该总线的规范由Intel支持的AWG(Arapahoe Working Group)负责制定。2002 年4月17日,AWG正式宣布3GIO 1.0规范草稿制定完毕,并移交PCI-SIG进行审核。开始的时候大家都以为它会被命名为Serial PCI(受到串行ATA的影响),但最后却被正式命名为PCI Express。2006年正式推出Spec2.0(2.0规范)。
PCI Express总线技术的演进过程,实际上是计算系统I\O接口速率演进的过程。PCI总线是一种 33MHz@32bit 或者 66MHz@64bit 的并行总线,总线带宽为133MB/s到最大533MB/s,连接在PCI总线上的所设备共享133MB/s~533MB/s带宽。这种总线用来应付声卡、10/100M网卡以及USB 1.1等网络接口基本不成问题。随着 计算机 和通信技术的进一步发展,新一代的I\O接口大量涌现,比如千兆(GE)、万兆(10GE)的以太网技术、4G/8G的FC技术,使得PCI总线的带宽已经无力应付计算系统内部大量高带宽并行读写的要求,PCI总线也成为系统性能提升的瓶颈,于是就出现了PCI Express总线。PCI Express总线技术在当今新一代的存储系统已经普遍的应用。PCI Express总线能够提供极高的带宽,来满足系统的需求。如下表所示:
表1 PCI Express对比
目前,PCI-E 3.0规范也已经确定,其编码数据速率,比同等情况下的PCI-E 2.0规范提高了一倍,X32端口的双向速率高达320Gbps。
1.2 PCI Express总线的技术优势
PCI总线的最大优点是总线结构简单、成本低、设计简单,但是缺点也比较明显:
1) 并行总线无法连接太多设备,总线扩展性比较差,线间干扰将导致系统无法正常工作;
2) 当连接多个设备时,总线有效带宽将大幅降低,传输速率变慢;
3) 为了降低成本和尽可能减少相互间的干扰,需要减少总线带宽,或者地址总线和数据总线采用复用方式设计,这样降低了带宽利用率。 PCI Express总线是为将来的计算机和通讯平台定义的一种高性能,通用I\O互连总线。
IX3000存储系统控制器系统架构如下图所示。系统采用4条×8的PCIE总线来扩展前端和后端接口,采用2条×8PCIE总线来实现2个控制器之间的缓存镜像,采用2条×8PCIE总线作为系统内部的控制和管理通道。其前端接口能够安装10GE接口卡或者GE+FC COMBO接口卡,以及GE接口卡,后端PCIE接口用来和高性能的IO处理扩展卡连接,提供高性能IO处理、RAID计算以及CACHE镜像管理等功能,并提供SAS后端接口用于连接SAS磁盘阵列,为用户带来前所未有的存储新体验。