PCI9052硬件连接正确与否直接关系到芯片能否正常工作，某些引脚处理不当往往会引起芯片工作不正常或死机。在图1中，9052左上方的信号和PCI信号相连，左下方信号和串行EEPROM相连，右边的信号和局部总线信号相连，也就是和ISA总线信号相连。
PCI端主要信号完全符合PCI规范要求，直接和PCI总线上对应的引脚相连即可。 ISA端连接如下：在我们的板卡中由于只涉及到I／O，且为16位宽的数据，因此，MEMWR＃、MEMRD＃、SBHE＃和BALE信号可以不用。
www.55dianzi.com
IOWR＃和IOWD＃是局部端口读写信号。LCLK是ISA端时钟信号，按芯片要求外接8MHz的时钟。LRESET＃是9052芯片上电时PCI端复位后所发出的对ISA端进行复位的信号。在ISA模式下，该信号输出高有效。
LINTi1和LINTi2是局部总线中断输入信号，这里，我们只
用到LINTi1信号，由于9052内部没有对这两个信号进行上拉或下拉处理，因此，在外部将LINTi2上拉或下拉到一个确定的状态。
NOWS＃是无等待标志信号，此引脚上拉或接地可以减少等待的时钟数。LRDY＃是局部准备就绪信号，如果局部芯片没有提供该信号，一般对它进行下拉或接地处理。CHRDY是局部通道准备好信号，一般要进行上拉处理。LHOLD是局部总线请求信号，应该进行下拉或接地处理。MODE是模式选择信号，由于我们使用的是ISA非复用模式，因此该引脚接地。
在设计电路板时，要严格遵循PCI规范。电源和地线要尽可能宽且电源滤波要良好，在芯片的每个电源引脚最好接0．1μF的滤波电容。由于PCI时钟信号的一半要靠反射波来提升，因此，时钟信号CLK走线长度近似为2500 mil。prstn1和prstn2两者必须有一个接地，主板就是靠这两个信号来判断这个插槽上是否有卡的。用作上拉或下拉的电阻一般取值2．2 k欧姆即可。一般来说，PCI板卡推荐做4层板，其实只要布线合理做两层板也是可以的。
串行EEPROM端信号有以下几种：时钟信号（EECK）、读数据信号（EEDO）、写数据信号（EEDI）和片选信号（EESC），分别和EEPROM相应管脚相连即可。
2．3 串行EEPROM的配置
与ISA总线相比，PCI总线支持三个物理空间：存储器地址空间、I／O地址空间和配置空间。配置空间是PCI所特有的一个空间，所有的PCI设备必须提供配置空间。串行EEPROM存储了PCI9052重要的配置信息，如设备号DID、制造商号VID、子设备号SDID、子制造商号SVID、中断号、设备类型号、局部空间基地址、局部空间描述符、片选响应以及局部响应控制CNTRL等信号。EEPROM的内容非常重要，它直接关系到整个板卡能否正常工作，在设计时要非常注意。
系统加电时，通过PCI的RST复位以后，PCI9052首先检测EEPROM是否存在。如果检测到EEPROM首字不是FFFFH，PCI9052将依次读取EEPROM的内容来初始化内部寄存器。PCIBIOS根据配置寄存器的内容进行系统资源分配，这样，整个PCI设备的资源才不会发生冲突，从而实现了PCI总线的即插即用的特性。
PCI9052的内部寄存器为总线 接口 的设计与实现提供了最大的灵活性，这些寄存器可以分为两类：PCI配置寄存器和局部配置寄存器。PCI配置寄存器有6个基地址寄存器，这些基地址是在系统中的物理地址。其中，基地址0和基地址1分别是以内存方式和I／O方式访问局部配置寄存器的基地址，基地址2和基地址3分别映射到局部基地址0和局部基地址1。局部总线配置寄存器用于设定局部总线的工作方式，如基地址和地址范围等。实际上，9052在PCI和ISA总线之间起到一个翻译作用，要访问ISA端地址只需对PCI端基地址进行操作就可以了。对于我们的设计，EEPROM的值及装入顺序如表1所示。
