本文是UC Berkeley大学教授Jan Rabaey在第九届国际 SoC 会议上的主题演讲：对 低功耗 设计原则的重新审视的摘要。
原文地址： http://www.edn.com/blog/980000298/post/370017637.html
Rabaey指出在九十年代初期就出现了芯片的功耗问题。通常有两种方式来解决这个问题：一是使供电电压成为一个可变量。自七十年代采用TTL开始，业界就在采用5V的数字电压，一直到九十年代才结束，此后，供电电压到了1v甚至更低；二是采用新的设计技术，包括:
* 算法和架构比配
* 保持数据本地化
* 统计信号情况
* 按需提供能量
然而，对这些新技术的采用参差不齐。大部分的芯片设计者并不是将算法和架构匹配，而是针对固定架构解决计算问题；对全局数据总线的非合理使用也很常见；信号统计的研究也很少；最常用的新技术是通过门控时钟实现按需供电。对此我的看法是因为现有的自动化EDA工具都支持这一功能，而其他新技术还不能自动化。
九十年代的设计调整遗漏了重要的待机功耗。随着设计复杂度的提高，供电电压逼近了晶体管的门限值。因此，大量存在泄漏的晶体管 妨碍了大型纳米芯片的设计。
好消息是EDA公司最终走上了低功耗设计的道路，坏消息是还没有什么结果。功耗现在已经成为主要的设计限制。比如，像google这样的网络公司，数据中心的成本不是设备不是场所而是能源费用，它们必须位于河流的附近，以此来作为冷却源。对于设计链条中的小型物件，移动设备目前也完全由它们的功耗指标所确定。
Rebaey认为由于硅片基本上的限制，技术均衡已经不再起作用。尽管动态功率密度继续受到制约，但是随计算功耗同时增加的 泄漏功耗 却是个重要问题。同时，技术均衡也带来了更多的设计难题，对于制程变量来讲，芯片设计者必须放宽设计余量或者面对更低的成品率，小型电路也因为很多原因而面临着更多的软性错误。
Rabaey关于低功耗设计的最新路线图包括：
* 大量的并发
* 总是最优的设计，没有任何的能量浪费
* 超越最坏情况的设计（Better-than-worst-case）
* 超低的供电电压
* 探索未知
超越最坏情况的设计（也称作为主动采用）将设计从采用最坏情况设计转变到统计领域，此时电路可以容忍一定的错误。这样的设计方法需要采用错误发现和纠正电路，此类电路最有名的是采用Hamming或者Reed-Muller编码的内存（ECC），现在也有了名为“Razor”的错误纠正逻辑。
超低电压设计认为对于MOSFET来讲真正地工作限制只有35mV，所以Rabaey建议可以重新审视所有的数字逻辑。
最后，Rabaey将探索未知的想法称为超低功耗设计的“黄砖路”。这类设计对新结构进行探索，它们或许会把数百万的小处理器以互连的网络方式连接起来。对搜索和认知算法的研究表明这类预测处理器的非精确网络可能在非常低的能量消耗的情况下产生良好的效果。
本文关键字：暂无联系方式综合-其它，单片机-工控设备 - 综合-其它
