基于FIash和JTAG接口的FPGA多配置系统

3．2 性能实际测试
    本方案处于编程模式时，系统能够通过JTAG接口和串口与上位机软件进行正常的通信，在加载合适的配置文件后，可以完成Flash存储器的擦除和烧写操作，实测烧写速度为160 Kb。需要烧写多个配置文件时，通过串口工具发送配置文件地址，即可对不同的Flash空间进行操作。
    处于配置模式时，以Virtex系列中XCV1000型FPGA为配置对象，其配置文件大小约为5．84 Mb，实测一次配置时间为60 ms，计算得知配置速度约为97 Mb／s，远大于System ACE解决方案的30 Mb／s。如需切换不同的配置文件，从串口工具发送配置文件地址及重配置信号，即可实现多个配置文件的实时切换。

结语
    本文分析了各种传输协议接口以及System ACE多配置解决方案的优缺点，根据实际应用需求，提出了一种基于大容量NOR Flash并利用JTAG接口完成配置码流下载的FPGA多配置系统解决方案。本系统采用Flash存储器替代配置用PROM或CF卡，节省了硬件成本和空间，且理论上可以支持不限数量的配置文件切换，对FPGA的配置速度也达到了System ACE方案的3倍以上。

上一页  [1] [2] 

本文关键字：接口  EDA/PLD技术，单片机-工控设备 - EDA/PLD技术