如上信号rx_st_sop0出现高电平表明一个TLP数据包的开始。rx_st_data0的前两个数据是TLP的数据包头，分解为双字后是：0x4a000020，0x00000080，0x01080270和0x000 00000。由这些包头信息可知这是—个带数据的完成TLP，完成者ID是0x0000，请求者ID是0x0108。且其后含有32个双字的数据，第一个双字是0xaaa00001，第二个双字是0xaaa 0002，直到0xaaa0020。rx_st_eop0在最后一个数据0xaaa0020aaa001f出现时发生跳变，表明TLP数据包结束。
4 结束语
仿真结果表明，使用ALTEra Cyclone IV GX系列FPGA搭建的PCIe接口能够方便地实现高速数据传输应用。随着器件的发展和IP核的开发，多通道的PCIe总线技术将会迅速发展，并对大数据、高速数据提供安全可靠的传输管道。
本文关键字：接口 DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术
