六.推荐使用
1、 尽量使用无路径的“include”命令行; HDL应当与环境无关，如示例代码(17)：
`include “../mem_map.inc” `include “mem_map.inc”
示例代码15 糟糕的风格 示例代码15良好的风格
2、 在不同的层级上使用统一的信号名;容易跟踪信号，网表调试也容易
3、在顶层文件模块中，在开始的时间标度命令中写 “timescale 1ns/10ps”; 子模块就不要写了。便于统一修改。综合时，也容易注释掉。
【编辑总结】：好了，说到这里，想必大家对我们的FPGA设计风格和必知事项已经有了一定的了解了。学以致用，那么接下来的话，就要将这些规则应用到我们的实践之中。希望感兴趣的你们在看完这篇文章后，能够自己去实践实践，加深印象。
本文关键字：风格 DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术
