3．3 双端口RAM和控制模块
本系统中的RAM模块主要完成时间信息的存储，RAM通过读写控制信号来进行读写控制。当读写信号为高电平时进行写操作，此时可以通过写地址线控制把数据存储到相应的存储单元中；为低电平时则进行读操作，此时可通过读地址线控制把相应存储单元的数据读出。从而完成整个数据存储的读取，图8所示是该双端口RAM和控制模块的示意图。
4 结束语
基于FPGA的IRIG-B码编解码器有利于硬件电路的简化并缩短开发周期，同时其工作稳定，可靠性高，可提供精确时间信息，在工程实践中得到日益广泛的应用。本系统采用模块化设计，其系统的各个模块之间有较好的关联性，又有一定的独立性，便于后期对系统功能的扩展。当以串行方式进行数据传输，用一个I／O端口即可完成数据的接收和发送，因而既节省系统资源，又可解决并行传输通道之间的相互干扰问题。
本文关键字：解码器 DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术
上一篇：基于FPGA的VGA控制器实现
