基于FPGA的三相函数信号发生器设计

    (2)输出波形频率范围：0．1 Hz～10 MHz。
    (3)输出频率调节步长：0．01 Hz～10 kHz。
    (4)输出电压范围：10 mV～10 V(峰峰值)可调，幅度步进最小10 mV。
    (5)方波占空比调节范围：1％～99％。
    由于示波器只有两个通道，因此只能测量两项信号之间的相位差。
    在频率稳定度方面，正弦波、三角波、方波和矩形波输出波形稳定，这正是体现了DDS技术的特点，输出频率稳定度和晶振稳定度在同一数量级。由于采用了FPGA的内部时钟，在倍频分频的结果后还是无法达到计算的时钟，因此存在着误差，但在频率较高部分误差稍明显，因此设计中采用了软件修正，从而减少了频率较高部分的误差。
    对于波形幅度的控制上，由于波形在电路网络存在一定的衰减，因此在程序中采用软件补偿进行修正。从测试结果可以看书软件补偿做得越细致误差越小。

4 结束语
    本项目以多功能、低功耗、操作方便、结构合理、易于调试为主要设计原则，在系统设计过程中，力求硬件线路简单，充分发挥软件编程方便灵活的特点，并最大限度挖掘FPGA片内资源，来满足系统设计要求。
    利用硬件描述语言VHDL编程，借助Ahera公司的QUARTus II软件环境下进行了编译及仿真测试，在FPGA芯片上设计了函数发生器，产生正弦波、三角波、方波等多种波形，系统的频率分辨率高，频率切换速度比较快。设计采用了EDA技术，缩短了开发研制周期，提高了设计效率，而且使系统具有结构紧凑、设计灵活、实现简单、性能稳定的特点。
 

上一页  [1] [2] 

本文关键字：信号发生器  DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术