基于FPGA的高速SDRAM控制器的视频应用

　　2．3 SDRAM控制器的综合

　　本设计使用的SDRAM芯片是MT48LC2M3282， FPGA 芯片是cyclone的EP1C6Q240C6。综合工具是QUARTusII 6．0。综合的结果是逻辑单元使用了170个，占总资源的3％;工作频率最高可以达到240．10 MHz，满足项目要求。

　　3 代码的仿真测试

　　本设计的仿真工具是Modelsim6.1f，部分仿真测试波形见图5。图中描述了读一行数据的时序图，在开始突发写数据后，SDRAM的数据总线sdr_DQ上的数据没有被中断。这个表示整个设计达到了能够支持超长数据突发读写功能，能满足设计要求。

　　4 结束语

　　本文介绍了一种实现超长数据突发读写的设计。此设计采用切换Bank操作节约了激活命令所花费的时间；采用自动预冲命令节约了预冲命令所花费的时间；采用集中刷新完成了足够的刷新操作。通过对上面操作的组合设计，能够很好地完成超长数据的突发读写。在设计中，成功地实现了突发长度是1280的数据读写，满足了项目需求。

上一页  [1] [2] 

本文关键字：控制器  DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术