考察以上的仿真波形可知,当介质层厚度为3 mil时,近端串扰峰值为153.2 mV,远端串扰为99.5 mV;当介质层厚度为6 mil时,近端串扰峰值为277.3 mV,远端串扰为163.9 mV。可见,随着介质层厚度的减小,串扰也将变小。
3 解决串扰的方法
串扰在电子产品的设计中普遍存在,通过以上的分析与仿真,了解了串扰的特性,总结出以下减少串扰的方法:
(1)在情况允许的情况下,尽量增大走线之间的距离,减小平行走线的长度,必要时采用jog方式走线。
(2)在确保信号时序的情况下,尽可能地选择上升沿和下降沿速度更慢的器件,使电场和磁场变化的速度变慢,从而降低串扰。
(3)在设计走线时,应该尽量使导体靠近地平面或电源平面。这样可以使信号路径与地平面紧密的耦合,减少对相邻信号线的干扰。
(4)在布线空间允许的条件下,在串扰较严重的两条信号线之间插入一条地线,可以减小两条信号线间的耦合,进而减小串扰。
4 结 语
串扰是信号完整性中的重要内容,影响系统的时序、降低噪声容限,导致系统无法正常的工作。介绍了高速电路中串扰产生的机理,并通过仿真对串扰进行分析,得出串扰的大小与影响串扰相关因素的关系,在此基础上提出了一些减小串扰的方法,对于在高速高密度的电路设计中解决串扰问题有一定的指导意义。
本文关键字:暂无联系方式DSP/FPGA技术,单片机-工控设备 - DSP/FPGA技术
上一篇:软微控制器开放式架构