基于FPGA的自然对数变换器的设计与实现

　　结语

　　利用对数变换可以将乘除法变换为加减法实现，有利于乘除法在硬件中的实现。由于CORD IC算法完全由移位和相加运算完成，降低了复杂性，易于硬件的实现。笔者利用CORD IC算法在 FPGA 上设计了一种自然对数变换器。实现过程中采用流水线结构，提高了系统的运行效率。实验结果表明该对数运算器的输出误差为10-4数量级，最高频率可达到80MHz。该运算器适用于高速大数据量的数据处理。

　　参考文献：

　　1.  李刚、李秋霞、林凌、李小霞等，动态光谱频域提取的FFT变换精度分析，光谱学与光谱分析，2006,12:2177-2180

　　2.  Bajard J C,Muller J M.BKM: A new hardware algorithm for complex elementary functions.IEEE Trans computers,1994,43(8):955-963

　　3.  Hormigo J,Villalba J,SchuLTE M J.A hardware algorithm for variable precision logarithm[c]//proceedings of the IEEE inter conf on application-specific systEMS,architectures and processors,2000:215-224

　　4.  Abed K H,Siferd R E. CMOS VLSI implementation of a low power logarithmic converter. IEEE Trans computers,2003,52(11):1421-1433

　　5.  Uwe Meyer-Baese.Digital SignalProcessing with FiELD Programmable Gate Arrays[M].Tsinghua University Press. 2006:79-87

　　6.  J.S.Walther. A unified algorithm for elementary functions. in proc.Spring Joint Comput.Conf.,1971:379-385

　　7.  Chih-Hsiu Lin and An-Yeu Wu.Mixed-Scaling-Rotation CORDIC(MSR-CORDIC) Algorithm and Architecture for High-Performance Vector Rotational  DSP Applications. IEEE Transactions on circuits and systems-I:REGULAR PAPERS, 2005,52(11):2385-2396

　　8.  Xiaobo Hu,Ronald G. Harber,Expanding the range of convergence of the CORDIC algorithm. IEEE Transactions on computers, 1991,40(1):13-21

　　9.  Altera公司，“Cyclone FPGA Family data Sheet”

上一页  [1] [2] 

本文关键字：暂无联系方式DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术