通过该部分代码可得出，控制该芯片进入高阻模式需要写入指令寄存器的控制码为11111100。此时应选择旁路寄存器将边界扫描寄存单元旁路，以使扫描数据直接传递给下一个扫描器件。
2.2.2 设计实现
根据上面的分析可以得出，要使芯片从正常工作模式下受控进入 JTAG 高阻状态需要经过以下五个步骤：
①复位。由于Xilinx 9572_ pc84芯片不具备 TRST 管脚，而且芯片正常工作时TMS持续为高电平，所以控制器进入复位状态需要使TMS端接收低电平信号，控制TAP控制器完成复位操作。
②进入Shift_IR状态。由TAP控制器状态机可以看出，当持续5个TCK上升沿使TMS端接收到01100时，则进入Shift_IR状态。
③ 将指令码写入指令寄存器。在Shift_IR状态，通过TDI将高阻状态指令码11111100写入指令寄存器，需要5个TCK周期，此时TMS需保持4个周期低电平。
④进入 Exit1_IR 状态。在Shift_IR状态的第5个TCK的上升沿，使TMS=1，进入 Exit1_IR状态。
⑤进入Update_IR状态。在进入Exit1_IR状态后，使TMS=1，进入Update_IR状态。此时芯片进入高阻状态。
按照上述步骤，采用数字系统中状态机的设计思想[5]，用VHDL语言编写出相应的功能块，控制xc9572_ pc84芯片（IC2）进入JTAG高阻状态（限于篇幅，VHDL源程序未列出），就可以进行 边界扫描 测试了。将VHDL源程序经过编译、仿真后可得到如图6所示的JTAG控制时序波形图。
JTAG测试技术是一种新的测试技术，这种技术是建立在具有 JTAG标准 接口的芯片之上的。由于这种芯片内置一些预先定义好的功能模式,所以可以通过边界扫描通道使芯片处于某个特定的功能模式,以提高系统控制的灵活性并便于系统设计。本文通过设计实例，详细介绍了利用边界扫描技术控制IC芯片处于高阻模式的思路和方法，并且通过实验实现，达到了预期目标。基于边界扫描技术的测试机制在产品全寿命周期的不同阶段都可以共享，因此利用边界扫描技术可以方便地对电路系统进行调试、测试，显著地降低了产品的开发周期和费用。
参考文献
1 IEEE std 1149.1－2001：IEEE Standard Test ACCess Port and Boundary SCAN Architecture[S]. New York, USA，2001
2 Lee Nayes, Larry Lauenger. Addin Boundary Scan Test Cability to an Existing Multi- strategy Tester[J]. Autotestcon, 1993
3 陈光禹，潘中良.可测试性设计技术[M].北京:电子工业出版社，1997
4 杨廷善.边界扫描技术及其应用[M].测控技术，2000;(199)：5～8
5 姜立东.VHDL语言程序设计及应用[M]. 北京： 北京邮电大学出版社，2001
6 专用集成电路和集成系统自动化设计方法[M].北京：国防工业出版社，1997
7 高 平，成 立. 数字VLSI电路测试技术—BIST方案[J].半导体技术2003；28（9）：29～32
本文关键字：技术 DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术
上一篇：可编程放大器的设计
