基于USB2.0的数据采集系统设计

       4.2 EPLD方程设计

       EPLD的功能主要包括提供ISP1581的cs及DREQ信号，提供8254的片选、地址、数据、控制、时钟输入等信号，以及提供FIFO的FIFO_RESET、FIFO-WR、FIFO-RD等信号和A/D转换模块的CLK、START等信号。重点是如何使用MDMA传输的几个最重要信号DREQ、DACK、DIOW、DIOR、EOT信号。查询芯片手册，在MDMA模式下，DREQ为输入信号，DACK、D1OW、DIOR、EOT为输出信号。也就是说，当设置DMA命令寄存器为0x06(主机DMA读)时，ISP1581开始不停地查询DMA请求信号DREQ是否为低，若DREQ为低，则传输开始；否则一直查询。因此，可在EPLD中设置DREQ接地，这样可以保证当设置DMA命令寄存器为0x06时，1581立即进行传输。D1OR为输出信号，由1581提供，可直接作为FIFO的读信号；FIFO的写信号由8254的一个输出引脚提供，8254应根据A/D采样频率初始化该定时器，输出该引脚。

       5 结束语

        本文提出了一种使用USB2.0芯片。ISP1581实现数据采集系统的设计方案。MDMA的DIOR周期为120 ns左右，因此ISP1581在主机DMA模式下，理论上最高传输速度应为约16.6 MB/s(1000/120×16=132.8 Mbit/s=16.6 MB/s)。在实验中，我们使用的主机端配置为Windows2000+PⅣ3.0 GHz+512 MBDDR RAM，在批量模式下传输速度现已达到13 MB/s～15 MB/s(主机配置不同，传输速度也会相应有所改变)，中断模式下传输速度达到1 MB/s～1.5 MB/s(约每隔0.5 ms进行一次中断传输，每次传输512字节)，基本达到ISP1581 MDMA方式下速度上限，且传输模式、每次采样时间间隔、每次采样数据大小均可通过软件调节。该系统现已实际投产，应用于某雷达。

上一页  [1] [2] 

本文关键字：数据采集  DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术