状态机编码对信号的活动性具有重要影响，通过合理选择状态机状态的编码方法，减少状态切换时电路的翻转，可以降低状态机的功耗。其原则是：对于频繁切换的相邻状态，尽量采用相邻编码。例如：Gray码在任何两个连续的编码之间只有一位的数值不同，在设计计数器时，使用Gray码取代二进制码，则计数器的改变次数几乎减少一半，显著降低了功耗；在访问相邻的地址空间时，其跳变次数显著减少，有效地降低了总线功耗。
2.6 Cache的低功耗设计
作为现代 微处理器 中的重要部件，Cache的功耗约占整个芯片功耗的30％～60％，因此设计高性能、低功耗的Cach结构，对降低微处理器的功耗有明显作用。Cache低功耗设计的关键在于降低失效率，减少不必要的操作。通常用来降低Cache功耗的方法有以下两种：一种是从存储器的结构出发，设计低功耗的存储器，例如采用基于CAM的Cache结构；另一种是通过减少对Cache的访问次数来降低功耗。
以上主要是从硬件的角度来实现功耗的降低。除了硬件方法，通过软件方面的优化，也能显著地降低功耗。例如：在Crusoe处理器中，采用高效的超长指令(VLIW)、代码融合(Code Morphing)技术、LongRun电源管理技术和RunCooler工作温度自动调节等创新技术，获得了良好的低功耗效果。
3 微处理器的低功耗设计研究展望
功耗是微处理器设计长期面临的问题，分析当前的研究状况，未来的低功耗微处理器设计研究有如下发展趋势：
首先，系统级的低功耗设计研究。抽象层次越高，采用低功耗技术功耗可降低的比例越大。
其次，面向功耗的软硬件协同设计。而向功耗的软硬件协同设计可以获得功耗优化的系统架构，再配合有效的功耗管理，可以大大降低最终的功耗。
再次，异步电路的研究。同步电路的时钟功耗在整个系统的功耗中占了相当大的比例。异步逻辑无需全局时钟，而是采用握手信号协调模块问的工作，减少了时钟驱动和同步电路中很多不必要的翻转，从而有效地降低了功耗。然而，异步电路实现困难，且缺乏EDA软件的支持，因而还有待于进一步的研究。
4 结论
本文介绍了低功耗微处理器的研究现状，讨论了几种常用的微处理器低功耗设计技术，展望了低功耗微处理器设计研究的发展趋势。随着对高性能和移动计算需求的进一步增长，微处理器的低功耗设计研究已经成为处理器设计的一个重要研究方向。开展微处理器的低功耗研究，对我国集成电路产业的发展具有重要意义。
