DSP片外高速海量SDRAM存储系统设计

       在实际的系统实现中，C6201的CLKOUT1时钟频率为200MHz，故而 SDRAM 的实际工作频率为100MHz，（SDCLK＝CLKOUT2＝CLKOUT1 Frequency/2），即tcyc＝10ns。SDRAM被配置在CE2空间（起始逻辑地址为0x02000000）。

        3.2 C6201 EMIF SDRAM寄存器设置

       表4列出了配置SDRAM需要设置的EMIF寄存器名称及相应的位或位段。

       EMIF全局控制寄存器中的SDCEN位,（位6）设置为1，用来使能SDRAM同步时钟SDCLK的输出。EMIFEC2空间控制寄存器中的MTYPE位段（位6～4）设置为011b，用来配置CE2为32位宽的SDRAM空间。由IS42S16400数据手册可查得tRC＝70ns、tRP＝18ns，tRCD＝18ns，故而EMIF SDRAM控制寄存器中的TRC位段（位15～12）应设置为0110b，TRP位段（位19～16）应设置为0001b，TRCD位段（位23～20）应设置为0001b。INIT位（位24）置1，用来强制对SDRAM进行上电初始化。RFEN位（位25）置1，用来使能EMIF对SDRAM的刷新。SDWID位（位26）置1，用来向EMIF表明所使用的SDRAM芯片的字宽为16位，由于IS42S16400的刷新频率为每64ms4096次，故根据公式PERIOD＝trefresh/tcyc，EMIF SDRAM时序控制寄存器中的PERIOD位段（位11～0）被设置为0x61A。

       3.3 CCS开发环境中SDRAM配置程序源代码

       TI公司的集成开发环境CCS（Code Composer Studio）中，IS42S16400SDRAM芯片的配置程序C代码如下：

       结语

       以上介绍了TMS320C6201 DSP芯片与SDRAM（IS42S16400）的具体硬件接口实现。由于SDRAM具有的大容量、 高速 度和低价格的优势，使用SDRAM构建嵌入式应用 海量 存储系统会成为一种行之有效的方法。目前该系统已调试完毕。使用SDRAM作为DSP系统外接高速、大容量主存储器具有非常明显的优势，充分显示了SDRAM在嵌入式系统中的良好应用前景。

上一页  [1] [2] 

本文关键字：暂无联系方式DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术