基于FPGA的RISC微处理器的设计与实现

　　图4　微处理器各部件的结构

　　图5　仿真波形

　　主要的程序如下：

　　    地址　机器代码　汇编语言源程序
　 & nbsp;  00　11000000　JMP　L1　；L1->PC
　    01　00000100
　    04　10100000　LDA　R2　；(0E)->R2
    　05　00001110
    　06　10000000　XORR1，R2；(R1)xor(R2)- >(R1)
    　07　00001111
　    08　11000001　STO　　　；(R1)->(0F)
　    0A　00000000　HLT　　　；stop
　    0B　00000000
　    0E　00111100
    　0F　00011000

　　微处理器的硬件实现

　　基于FPGA的 RISC微处理器 的最终硬件验证在杭州康芯公司生产的GW48EDA系统上进行。前面的仿真结果确认无误后，选用GW48EDA系统的电路模式No.5，查阅此系统的引脚对照表锁定各引脚，之后需重新编译一次，以便把引脚锁定信息编译进编程下载文件。最后把编译好的top.SOF文件对目标器件FPGA下载，得到满足设计要求的芯片。本设计的载体选用ALTEra公司的Cyclone系列FPGA器件EP1C6Q240C6，硬件验证结果表明，该RISC微处理器时钟频率为23.02MHz，其功能完全达到设计要求。

　　结束语

　　本文基于FPGA的微处理器具备了RISC微处理器的基本功能，而且其容易优化升级。该微处理器不仅可作为一个模块用于片上系统的设计，而且也充分展示了使用FPGA和VHDL进行EDA数字系统设计的优越性，具有实用价值。

上一页  [1] [2] 

本文关键字：微处理器  DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术