Watchdog在Philips 8XC552系列单片机系统中的应用

也不能接低电平。

       （2） LCD无显示
　　 
       RST端的电容应确保连接正确，否则在高电平时将无法加到复位端而使CPU不能运行程序，从而出现LCD无显示的现象。

       （3）LCD显示数据杂乱无章、数据死锁

       把脚接低电平，可能会出现LCD显示的数据杂乱无章、数据死锁现象。其原因是源程序中未载入Watchdog程序，因此应保证在源程序中加入Watchdog程序，以消除数据的死锁或显示杂乱无章等问题。

       4 软件设计

       4．1软件设计
　　 
       编写监视定时器运行软件时，程序员首先应当确定系统能够在错误状态下支持的时间，也就是设定溢出周期的依据。例如能维持16ms，则把T3的初值设定为10，这样，在16MHz晶振的情况下，溢出周期为15．36ms。此时程序员就可对其软件进行划分，以确定把重写T3值的指令插在什么地方，才能使相邻两次重写操作间隔不超过监视定时器的溢出周期，以保证正常运作时T3不溢出。因此，程序员应当了解所有软件模块的执行时间，同时也要考虑到出现条件跳转、子程序及内外中断等因素所带来的影响。对于那些很难估算其执行时间的程序段落，应按最坏情况估算。为防止误写，监视定时器值的重写可分两步进行。首先将PCON．4（监视定时器装入允许位WLE）置1，以允许对T3进行写入；第二步向T3写入新值。由图2可知，对T3的写信号同时也会加到WLE的清0端，于是每当T3被写入新值时，WLE位便自动复位。因此，当该值为00H时，溢出间隔最大；而FFH值则对应最小溢出周期。若采用12MHz晶振，这两值则分别为524ms和2ms。最大和最小溢出周期的计算公式分别为：

      

       由于在空闲方式下，监视定时器照常运行。因此，该方式与掉电方式是矛盾的，因为前者需要时钟，后者冻结时钟。故当=0而开启T3工作时，8XC552将无法进入掉电方式，此时向PCON．1写l的操作无效，因而它将保持为0。在软件开发调试的早期阶段，可将引脚接高电平以关闭监视定时器，而在后期改接低电平以完成调试过程。

www.55dianzi.com        4．2定时间隔和访问时间的设定
　　 
       数据采集及处理是程序中的关键部分，也是决定仪器精度的关键所在。本仪器采用电压、电流、频率、相位为主要采集参数，且这些参数是连续变化的，因此采样时间不宜设置得过长，否则会影响仪器的精度。笔者将电流与电压的采样时间定为5ms，频率与相位的采集时间为20ms，这样， Watchdog 的定时间隔设置较佳，具体如图3所示。图3中，Watchdog在WDT1时间内完成对采集频率数据的监控，而在WDT2、WDT3、WDT4内分别负责对电压、电流、相位数据采集的监控。在设计程序时，一般取1．1Ts＜Tw＜2Ts，其中Ts为采样周期，Tw为Watchdog的定时时间，Ts分别为T1、T2、T3、T4的大小，Tw分别为WDT1、WDT2、WDT3、WDT4的大小。Tw设置太小会增加访问频率，影响程序执行效率；而设置太大则会干扰程序的正常运行，且需等待很长时间才可以恢复运行，而采集或控制对象可能已在这一步偏离过大。因此，CPU访问时间原则上小于Tw就可以了，为防止时间估计不准，设计时应小些为好，这样可以防止系统异常而处于每经过Tw时间启动一次的死循环中。

                                 

       4．3软件程序
　　 
       本智能监控仪用C 语言编写程序，并采用12MHz晶振时，其溢出时间应分别设置为6ms、20ms、524ms…，这样，在源程序中应适时加入的各Watchdog程序如下：

      

       5结束语
　　 
       在智能配电仪的源程序中加入Watchdog后，其整个系统运行将更加稳定、可靠，从而有效地克服了来自工业用电现场的各种干扰。

上一页  [1] [2] 

本文关键字：单片机  DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术