1）信号差分线对及阻抗匹配，网口的差分走线的阻抗控制和耦合处理我司在Layout这一块的应该已经很成熟了，而且此款方案采用芯片内部匹配网络，没有外部匹配元件。所以暂不进行这一块的分析。
2）传输变压器，工程师将一款测试通过的产品的Transformer与当前单板的Transformer进行互换后测试结果一致，眼图测试依然不通过。（请注意这里并没有对变压器进行变比以及差损，回损等技术指标的测试）
3）收发器驱动偏置电阻，也就是我们经常会看到的RDAC,也有叫RSET或其他的。这是原厂为开发人员提供的设定收发器驱动电流大小的硬配置节点，可以根据实际的单板设计和元件参数进行调整以实现对于标准的拟合。这是对信号波形影响最大的部分，在不对设计进行大的变动的情况下，通过调整驱动电流的大小可以用最小的变动来实现我们对于信号波形的调整。在查看产品PCB的同时我们还发现了另一个问题，RDAC电阻并没有放置在输入PIN附近，而是放到了远端的USB部分，之间的走线长达4000MIL。从事过PHY设计的工程师都知道，对于驱动偏置电阻的处理，应该最大限度的接近输入PIN，并保证地的干净，原厂的Layout Guide 也会进行重点说明。这也许不是造成输出信号边沿过缓的直接原因，但肯定会影响到信号波形的稳定性和单调性。是需要慎重处理的。
图4 RDAC走线连接图
收发器驱动偏置机理分析：
系统设计人员都知道，以太网收发器的输出采用的是差分电流驱动，从收发器驱动偏置原理框图，见图5，可以进一步展开分析，收发器驱动电流可以通过带隙电压源与外部设定基准的比较来设定。收发器驱动电流（I_driver） 是从内部带隙和外部基准镜像过来。U1/Q3/RDAC/Bandgap组成了一个简单的比较控制环路实现基准单位电流的设定，例如带隙基准电压设定为Vbg=1.24V，RDAC取值为1.24K。这时通过比较器U1以及MOS管Q3反馈环路是确保稳定1mA（I_bias）的基准电流。而Q1/Q2/Current _Source组成了比例镜像电流源。可以通过设计保证I_driver=N*I_bias，N是设定的比例镜像因子。我们假定为20，通过公式可以计算I_driver=20*I_bias=20mA，这就是我们差分驱动的输出电流了。介绍到这里，大家都应该清楚了，我们可以通过调整RDAC的电阻大小实现基准单位电流的设定，进而达到调整差分驱动电流的目的。例如我们将RDAC调整为1K，则基准单位电流则变为I_Bias=1.24mA,同步的I_driver变为20*1.24mA=24.8mA,输出信号电平的幅度也会增大。实际的调测结果也是这样，可以解决信号边沿碰触模板的问题。
图5 收发器驱动偏置原理框图经过研发与测试工程师的讨论，在目前不改动系统设计的前提下，采用微调RDAC电阻的方法来增大信号输出电平幅度以解决信号眼图的问题。经过调整后，眼图测试通过，波形见图6。
图6 以太网口测试眼图_PASS
三 测试总结
（1） 作为系统设计人员，对子系统功能的了解以及信号回路模型的理解是我们进行系统定性分析的根本，而对于内部电路的深入研究是我们进行系统指标设计量化的基础。这对于我们的工程师提出了更高更深入的要求。
（2） 对于PHY收发器的设计，其驱动偏置电阻应尽量靠近设定管脚摆放，避免出现基准不稳定和误差的出现
以太网电路设计对于我们来说是比较常规和熟悉的设计，但我们真的理解和掌握了其内部原理以及架构吗。想要更深入，将会遇到更多的挑战，希望本文可以给到我们的系统设计人员一些启发。
[参考文献]1：以太网收发器工作原理及其信号质量测试,ShenZhen GongJin Electronic Co.
2：Ethernet solution-QualiPHY ,LeCroy Corporation
本文关键字：以太网 收发器 电工文摘，电工技术 - 电工文摘
