用逻辑宏单元组成序列码发生器

　　(0)－(2) 3 个逻辑宏单元组成移位寄存器，(3) 逻辑宏单元组成异或门反馈电路。



　　 (0)－(2) 3 个逻辑宏单元的控制信号设置如下：

　　ACO = +5V，ACI = 0V，置逻辑宏单元为 D 触发器，触发器数据输入端是 PALO (D) 与前一级的 FO' 连成移位寄存器（因为XOR = 0V），时钟脉冲同时加到三个触发器 CP 输入端。

　　(3) 逻辑宏单元的控制信号设置如下：

　　这个逻辑宏单元是作为异或门使用，ACO = ACI = +5V，XOR 和 PALO 是异或门输入端，异或结果由三态门输出，与 (0 )逻辑宏单元 PALO 相连，三态门使能端 CE = 0，常开。

　　3 位序列码发生器的计数规律是 111→011→001→100→010→101→110→111，该电路不能自启动。

本文关键字：发生器  电子技术，电工技术 - 电子技术