图3 同相并联差分放大器
设计要点
数字锁相频率合成器
对于工作频率高、变频间隔相对较小的锁相合成器，如果采用前置分频法，则环路分频比较大。在反馈支路进行频率下移，可有效减小环路分频比，有利于改善系统的相位噪声和动态相应特性，这是目前常用的一种锁相合成器。工作原理是参考信号与反馈信号在PD中进行相位比较，输出电压通过环路滤波器LPF抑制噪声和高频分量来控制VCO，系统通过控制反馈支路移频后的分频比，实现捷变频，环路锁定时，输出频率为f0=(m+N/p)fi。其框图如图2所示。
环路增益的选择：在选择环路带宽时，环路带宽要远远小于环路增益，所以在设计时，在鉴频/鉴相器和环路滤波器之间增加一级放大器，则大大提高了环路增益，可确保相位噪声指标的提高。放大器电路如图3所示。
因为同相并联差分放大电路结构对称，应选用参数对称的外电路，即Rf1=Rf2=Rf，此时，差模增益为：
由上式可得出，同相并联差分放大器，仅改变Rw大小就可以很方便的调节增益，对外电路不需要匹配电阻，输出可获得极高的共模抑制比。
环路带宽的选择：压控振荡器相位噪声的功率主要集中在低频部分，锁相环路的误差传递函数的频率响应的高通过滤作用是相当显著的， 在F＜fn的低频端，衰减量以每10倍频程20dB上升。由以上分析，仅从过滤压控振荡器噪声来说，应选择fn越大越好。
但是作为参考振荡器的晶振噪声作用到环路鉴相器的输入端，环路对晶振噪声呈低通过滤，过滤作用取决于闭环传递函数的频率响应；在F＜fn的高频段内，以每10
本文关键字：暂无联系方式电子技术，电工技术 - 电子技术
上一篇：直接数字式频率合成器
