某一采用UT6264C70LL作为RAM的单片机系统，在系统掉电后，要求RAM的数据后备时间达到5天。
1 硬件设计
采用法拉电容作为RAM后备电源，法拉电容后备时间的典型计算公式为：
式中：C(F)为法拉电容的标称容量，Uwork(V)为电路中的正常工作电压，Umin(V)为电路能工作的最低电压， t(s)为电路中后备时间，I(A)为电路的负载电流。
UT6264CSC70LL的典型数据保持电流为1 μA，工作电压为5 V，数据保持所需电压最低为2 V。取0.1 F的法拉电容，计算得到RAM的数据后备时间为3.35天。而实际上，当RAM的电源电压降低时，其数据保持电流将减小，因而后备时间可以延长。
另外，电源出现波动时，RAM的片选引脚、写使能引脚及数据线端口也容易引入干扰或不正常的控制时序，从而破坏RAM中的数据。因此，需要通过电路设计，确保电源不正常时读写控制端口时序可控，从而增强RAM数据的安全。
电路原理图如图1所示。
当电源正常时，5 V电源VCC通过快速整流二极管D1给RAM(U2：UT6264)供电，并通过R1给法拉电容(C1：FM0H104Z)充电。掉电时，D1截止，法拉电容C1作为备份电源，通过R1为U2供电，保证RAM中数据不消失。
在掉电过程中或电源出现波动时，为了增强RAM数据的安全性，采用了专用电源监控芯片(U3：IMP706)，提供系统的监控功能。上电、掉电和电网电压过低时会输出复位信号，同时还能跟踪1.6 s的定时信号，为软件运行提供看门狗定时器(watchdog timer)防护。当电源电压掉至约4.74 V时，U3向CPU(U1：AT89S52)输出掉电信号(PW_DN)，CPU进行掉电应急处理和保护现场，不向RAM芯片进行任何读写操作。当电源电压进一步掉至4.4 V时，U3产生复位信号，CPU被复位，同时RAM芯片U2的片选引脚CE2也被置为低电平，确保U2不被读写操作。
图1 电路原理图
2 软件设计
本案例电路的地址定义是： RAM地址范围(8 KB)为0000H~1FFFH;看门狗定时器控制地址为E000H。
软件包括主控制程序、掉电中断处理程序、定时中断处理程序等。
图2 主流程
图3 掉电中断处理流程
图4 定时中断处理流程
(3) 定时中断处理程序
看门狗定时器电路需要在每1.6 s内清零，在定时中断处理程序中调用看门狗清零子程序。定时中断时间要设在1.6 s以内，例如100 ms。定时中断处理流程框图如图4所示。
结语
在本应用实例中，经测试，掉电后RAM数据后备时间是10～14天，且数据可靠，系统运行稳定。显然，选择更大容值的法拉电容将有更长的后备时间。在控制系统的产品设计中，为提高产品的可靠性、降低成本、增强产品在市场上的竞争力，本文提供的方案具有参考价值。
本文关键字：法拉电容 元器件特点及应用，元器件介绍 - 元器件特点及应用
