20.在NIOS II IDE中工程的System Library选项中的这几个选项代表什么意思？.text .rodata .rwdata 与reset .exception这几个地址之间的关系是什么？
答：.text : 代码区 .rodata:只读数据区，一般存放静态全局变量 .rwdata:可读写变量数据区另外还有.bss:存放未被初始化的变量。
■ .text — the actual executable code
■ .rodata — any read only data used in the execution of the code
■ .rwdata — where read/write variables and pointers are stored
■ heap — where dynamICally alLOCated memory is located
■ stack — where function call parameters and other temporary data is stored
www.55dianzi.com
21. 怎样在 NIOS II中操作PIO，提供一种参考方法。
答：hello_LED.c是这样写IO口的：
IOWR_ALTERA_AVALON_PIO_DATA(LED_PIO_BASE, led);
首先在altera_avalon_pio_regs.h找到定义
＃i nclude
#define IORD_ALTERA_AVALON_PIO_DATA(base) IORD(base, 0)
#define IOWR_ALTERA_AVALON_PIO_DATA(base, data) IOWR(base, 0, data)
因此在NIOSII中可以调用＃i nclude
在smallSOFtwarehello_led_0_syslibDebugsystem_des cription下的system.h
中,有以下内容:
#define LED_PIO_TYPE "altera_avalon_pio"
#define LED_PIO_BASE 0x00004000
其中LED_PIO_BASE（IO寄存器地址？）为0x00004000同 SOPC Builder中设置一致!
(其实在SoPCBuilder中有关NiosII的配置,就是通过system.h来传送给IDE的!)
最后用IOWR(0x00004000, 0, led);替代
IOWR_ALTERA_AVALON_PIO_DATA(LED_PIO_BASE, led);编译,下载到开发板上,运行成功!
22.怎样让SDRAM和FLASH，SRAM的地址公用？
答： sdram可以和sram,flash共用数据总线和地址总线.在sopc builder中添加SDRAM控制器时，在其share PINs via tristate选择项上勾上Controller shares dq/dqm/addr IO pins选项，这样sdram可以和sram,flash共用数据总线和地址总线.但是ATERA不推荐这样做，因为这样会降低SDRAM控制器的性能，在FPGA芯片管脚资源比较紧张的时候迫不得已才这样做。
23.怎样使用DE2板上的数码管，绑定管脚时需要注意什么？请举一个例子说明。
答： DE2板上的数码管只用了7位，小数点位默认为高电平。例如，在做例程count_binary时，需要用到两个数码管，以实现00到FF的计数，在 SOPC添加一个16位的PIO SEVEN_SEG[15..0]，绑定管脚时注意：使SEVEN_SEG[0..6]帮定到数码管HEX0[6..0]位，SEVEN_SEG[8.. 14]绑定到数码管HEX1[6..0]位，SEVEN_SEG[7]和SEVEN_SEG[15]直接接VCC，这样才能让两个数码管正常显示并计数。
24. 在NIOS II IDE 中调试，编译通过的软件时，出现了下面的提示，是什么原因？
Using cable "ByteBlasterII [LPT1]", devICe 1, instance 0x00
Processor is already paused
Downloading 00000000 ( 0%)
Downloaded 57KB in 1.2s (47.5KB/s)
Verifying 00000000 ( 0%)
Verify failed
Leaving target processor paused
答： Verify failed这个 问题 说明板子的复位电路可能有问题，或装载程序的外部SRAM或SDRAM和CPU 的连接或时序有问题,也有可能是软件偶尔的错误。若是软件偶尔的错误,可以先复位一下CPU,然后再下载程序;或者断电后重新下载.sof和NIOS II 程序
25.在练习C:alterakits ios2_51examplesverilog niosII_cycloneII_2c35的工程时，里面有很多元件DE2板上都没有对应的管脚，比如网络元件lan91c111，使用的IP核，还有 24位的ext_flash，而DE2板上的FLASH只有22位。是不是SOPC中只能让DE2板上有对应管脚的元件存在，其它的只能删除？
答：这个目录下的example是针对altera自己的板子的，和DE2硬件不能对应，只能作为参考，或者做一些修改后用。
26.在 SOPC 中加了一个200KB的onChip_memory ,为什么在QUARTus II 编译时出现这个错误？
Error: Selected devICe has 105 RAM LOCation(s) of type M4K RAM. However, the current design needs more than 105 to suCCessfully fit
答：SOPC中的onchip_memory和M4K RAM根本就不是一个概念。Quartus II中编译出现这个错误，是由于设计中用到了太多的M4K。
27. 关于sopc-builder 中reset address 的设置，一直搞得不是很明白。
答：SOPC中的reset address 指定的是最终全部软件程序代码下载到的地方，并且程序从reset address 启动。
SOPC 中的exception address 指定的是系统异常处理代码存放的地方。如果exception address 和reset address 不一样，那么程序从reset address 启动后将把放在reset address 处的系统异常处理代码拷贝到exception address 。
NIOS II软件中的text address指定的是程序运行的地方。如果text address和reset address 不一样，那么程序从reset address 启动后将把放在reset address 处的普通只读程序代码拷贝到text address 。NIOS II软件中的rodata address指定的是只读数据的存放地方。如果rodata address和reset address 不一样，那么程序从reset address 启动后将把放在reset address 处的只读数据拷贝到rodata address 。
NIOS II软件中的rwdata address指定的是可读写数据的存放地方。如果rwdata address和reset address 不一样，那么程序从reset address 启动后将初始化rwdata address 处的可读写数据。
28. 如何提高NIOS II系统的性能？
答：主要可以从这几个方面入手：
1、使用fast CPU类型。
2、提高系统主频。
3、优先在SRAM中运行程序，SDRAM次之，最后选择FLASH中运行。
4、使用片内RAM作为数据缓冲，片外SRAM次之，最后选SDRAM。
5、IO数据传输尽可能采用DMA。
6、对能并行处理的数据考虑使用多CPU协同处理。
7、典型算法做成用户指令，有256条可以做，足够你用的。
8、能用HDL模块来完成工作吗？能，就用HDL模块做成外设来完成吧
9、采用C2H。
29.如何优化NIOS II里的应用工程？
答：Optimize your Nios II application design!
1.Creat an Blank Project：Select ALTEra Nios II " C/C++ Application"
2. In main.c[your main fuctional c/c++ file]：
＃i nclude "system.h"
＃i nclude "alt_types.h"
#......
int main (void) __attribute__ ((weak, alias ("alt_main")));
int alt_main (void)
{
......
return 0;
}
3."System Library Properties" Options
Select "Clean EXIT"
Select "Small C Library"
Select "Reduced Device Drivers"
Spicify linker s cript position, to ext_flash, ext_ram or on-chip-ram
30. 关于verify faiLED的总结
1. SDRAM的时序不对
有时候不正确的PLL clock phase shift for sdram_clk_out就会导致SDRAM不能正常工作:
2. SDRAM的连线不对,物理板子的连线 问题
3. 在调试的时候,程序下载的空间不是非易丢失存储器（non-volatile memory）或者存储器的空间不够也会导致这个错误
4. QuartusII的默认设置导致的错误
QuartusII默认将所有没有使用的IO口接地,这种时候可能导致某些元器件工作不正常;最好将不用的IO口设置为三态
5. USB-blaster坏了,或者JTAG通信的信号噪声太大
JTAG的端口需要一个弱上拉电阻来抗干扰
6. 确保你的sdram 既连接到CPU的指令总线也连接到CPU的数据总线
www.55dianzi.com
31.关于DMA传输的几点说明：
1．memory 到 外设的传输，调用alt_dma_txchan_ioctl()时，有一个参数为alt_dma_tx_only_on等
2．调用alt_dma_txchan_send函数时，在传输结束前就返回一个值，如果此值为负的话，说明发送请求失败。正确传输结束后，调用done函数。
3． 接收函数alt_dma_rxthan_prepare类似上面的1和2
4．传输结束，有两种可能：数据传完或者end of PACket（要预先使能）
5． SOPC builder中例化时要制定哪些可以访问DMA的主端口，DMA的avalon slave端口要接cpu。实际传输的最大数可以帮助确定设置的位数
6．alt_dma_txchan_ioctl用于控制dma的一些工作性质，使用多的话可以用信号量等来“抢占”
7．dma传输最小应该传4字或者其倍数。
32. 1. 建立CPU时，下面的那个HardWare Multiply里面可以选①Embedded Multipliers，②LogIC Elements，③None，这三个选项有什么区别呀？
答： ①Embedded Multipliers，使用专门的内嵌硬件乘法单元（不可编程，仅能做乘法，且乘法速度最快），不是RAM。 ②Logic Elements，使用逻辑单元也就是FPGA中的查找表（速度较慢）。③None,那就是不要声长硬件乘法器了，这是只能通过软件模拟乘法，速度最慢。
33.下载是出现“not responding”错误的又一点发现：
答：在设计的过程中，经常使用板子上内部的两个晶振作为CPU或者有些信号的时钟，而且习惯用osc_27和osc_50命名。在绑定管脚时又经常导入一个 CSV文件，没有手动一一绑定，而在那个CSV文件中晶振管脚名分别为CLOCK_27,CLOCK_50,这样系统的CPU根本就没有绑定管脚，不出错才怪。把名称改为CLOCK_27,CLOCK_50，重新编译下载就可以了。
34. 安装了 NIOS 2linux-1.4之后，为什么在New->Project时并没有出现Microtronx NIOS II选项呢？
本文关键字：开发 综合-其它，单片机-工控设备 - 综合-其它
