(5)逻辑阵列输入
逻辑阵列输入包括全局总线/开关矩阵和返送总线：
全局总线/开关矩阵
全局总线包括所有的输入和I/O引脚信号以及所有128个宏单元的隐藏反馈信号。每个逻辑块的开关矩阵将全局总线的所有信号作为其输入。在软件的控制下，这些信号中最多可以有40个被选择作为逻辑块的输入。
返送总线
每一个宏单元可以产生一个返送乘积项。这个信号连接到局部总线上，并且对16个宏单元有效，它是宏单元一个乘积项的反极性。每个局部总线的16个返送项允许产生高扇入求和项(最多21个乘积项)，而只有很小的延时。
3 设计软件支持
ATMEL公司提供了CPLD的设计软件，而且很多第三方的工具软件也支持ATF1508AS的设计，可以用多种高级描述语言和格式进行逻辑描述，如CUPL、ABEL、VHDL等。由于ATF1508AS与ALTERA公司的EPM7000系列是完全引脚兼容的，因此可以使用ALTERA公司的MAXPLUSII软件。它能进行VHDL语言的编译和综合，使用方便，功能强大。MAXPLUSII综合后产生适合ALTERA的CPLD编程的POF文件，使用POF2JED软件(ATMEL公司提供)，就可将POF文件转换为适合ATF1508AS的工业标准JEDEC编程文件，下载到ATF1508AS芯片中。
4 器件编程
ATF1508AS器件是利用4脚JTAG协议在系统编程(ISP)的。ATMEL提供了ISP硬件(下载电缆)和软件，以允许从PC对ATF1508AS进行编程。若要允许ISP编程支持"自动测试装置(ATE)"向量，必须通过ATMEL的ISP软件生成串行向量格式(SVF)文件，也可转换为除SVF外的其它ATE测试格式。ATF1508AS器件也可以用标准的第三方编程器来编程，这时JTAG ISP口可以被禁止从而允许这四个额外的I/O引脚用于逻辑功能。
ATF1508AS还有一个特性就是如果由于任何原因编程过程被中断，则器件将被锁定以防止输入和I/O引脚被驱动。在这种状态下，输入和I/O引脚缺省下为高阻状态。在编程器件时，输入和I/O引脚也将为高阻状态。此外，引脚保持电路设置在器件编程期间将保持以前的状态。ATF1508AS器件出厂时被初始化为已擦除状态，可以直接用来ISP编程。
结束语
CPLD器件的优势在于缩短开发生产周期，现场灵活性好，而且随着电子技术的发展，其集成度越来越高，速度越来越快，价格也逐渐降低，因此市场发展很快。ATMEL公司的ATF1508AS是高性能、高密度的复杂可编程逻辑器件，使用方便，具有很高的性价比，因此具有广阔的应用前景。
参考文献
1 ATMEL Corp. ATF1508AS Users Manual
2 ATMEL Corp. Designing for In-System Programmability with Atmel CPLDS
3 ATMEL Corp. Atmel PLD Frequently Asked Questions
4 Stefan Sjoholm，Lennart Lindh. 用VHDL设计电子线路. 北京：清华大学出版社，2000
5 PHILIPS Corp. PDIUSBD12 Users Manual
本文关键字：传感器 EDA/PLD技术，单片机-工控设备 - EDA/PLD技术
