七进制加1计数器

如下同步时序逻辑电路，要求画出状态图和时序图，分析其逻辑功能。

　

　　解：

　　⑴　根据给定的逻辑图，写出每个触发器的驱动方程

　　　　

　　⑵　把驱动方程代入 JK 触发器的特性方程 ，得出每个触发器的状态方程；

　　　　

　　⑶　根据给定的逻辑图，写出电路的输出方程。

　　　　

　　⑷　画出状态图

　　
　　⑸　时序图

　　　

　　
　　结论：这是七进制加1计数器

本文关键字：计数器  电子技术，电工技术 - 电子技术