集成计数器

    集成计数器在一些简单小型数字系统中被广泛应用，因为它们具有体积小、功耗低、功能灵活等优点。集成计数器的类型很多,表8.6.1列举了若干集成计数器产品。本节仅介绍其中几个较典型产品的功能和应用。

表8.6.1 几种集成计数器

CP脉冲
引入方式

型号

计数模式

清零方式

预置数方式

同步

74161

4位二进制加法

异步(低电平)

同步

74HC161

4位二进制加法

异步(低电平)

同步

74HCT161

4位二进制加法

异步(低电平)

同步

74LS191

单时钟4位二进制可逆

无

异步

74LS193

双时钟4位二进制可逆

异步(高电平)

异步

74160

十进制加法

异步(低电平)

同步

74LS190

单时钟十进制可逆

无

异步

异步

74LS293

双时钟4位二进制加法

异步

无

74LS290

二-五-十进制加法

异步

异步

    8.6.1 74161的功能
    74161是4位二进制同步加计数器。图8.6.1(a)、(b)分别是它的逻辑电路图和引脚图，其中R_D是异步清零端，LD是预置数控制端,A、B、C、D是预置数据输入端,EP和ET是计数使能端，RCO =ET•Q_A•Q_B•Q_C•Q_D是进位输出端，它的设置为多片集成计数器的级联提供了方便。
    

图8.6.1 74161的逻辑电路图和引脚图 (a)逻辑电路图 (b)引脚图
    表8.6.2是74161的功能表。由表可知，74161具有以下功能：
    1. 异步清零
    当R_D=0时，不管其他输入端的状态如何（包括时钟信号CP ）,计数器输出将被直接置零，称为异步清零。
    2. 同步并行预置数
    在R_D=1的条件下，当LD=0、且有时钟脉冲CP 的上升沿作用时,A、B、C、D 输入端的数据将分别被Q_A～Q_D所接收。由于这个置数操作要与CP 上升沿同步，且A～D 的数据同时置入计数器，所以称为同步并行置数。
    3. 保持
    在R_D=LD=1的条件下,当ET•EP=0,即两个计数使能端中有0时,不管有无CP 脉冲作用，计数器都将保持原有状态不变(停止计数)。需要说明的是，当EP=0,ET=1时，进位输出RCO也保持不变；而当ET=0时，不管EP状态如何，进位输出RCO=0。
    4. 计数
    当R_D=LD=EP=ET=1时,74161处于计数状态,其状态表与表8.2.1相同。

表8.6.2 74161的功能表

清零

预置

使能

时钟

预置数据输入

输 出

R_D

LD

EP

ET

CP

A

B

C

D

Q_A

Q_B

Q_C

Q_D

L

×

×

×

×

×

×

×

×

L

L

L

L

H

L

×

×

↑

A

B

C

D

A

B

C

D

H

H

L

×

×

×

×

×

×

保 持

H

H

×

L

×

×

×

×

×

保 持

H

H

H

H

↑

×

×

×

×

计 数

表8.6.3 74LS193的功能表

清零

预置

时钟

预置数据输入

输出

R_D

LD

CP_U

CP_D

A

B

C

D

Q_A

Q_B

Q_C

Q_D

H

×

×

×

×

×

×

×

L

L

L

L

L

L

×

×

A

B

C

D

A

B

C

D

L

H

↑

H

×

×

×

×

加计数

L

H

H

↑

×

×

×

×

减计数

本文关键字：计数器  电子技术，电工技术 - 电子技术