您当前的位置:五五电子网电子知识电工技术电子技术深入理解LVDS失效保护电路 正文
深入理解LVDS失效保护电路

深入理解LVDS失效保护电路

点击数:7969 次   录入时间:03-04 11:47:04   整理:http://www.55dianzi.com   电子技术
如图5所示,比较器监视电源电压,并将其与VCC - 0.3V基准电压进行比较。如果电源电压高于基准电压,输出为逻辑高电平。然后,这个逻辑高电平通过一个“或”门屏蔽接收器输出,开启失效保护电路。在上述需要失效保护的三种特定情况(开路、浮空和短路)下,这种架构能将LVDS输出拉至逻辑高电平。只要共模电压低于基准电压VCC - 0.3V,这种保护方式就能正常工作。

并联失效保护电路与传统方案相比具有一些独特优点:

无论对于共模还是差模信号,都具有更高的噪声余量。
结构对称,不会影响输入差分信号的占空比,也不会引起抖动。
尽管具有独特的优势,但采用这种并联设计仍然存在一些问题。对于多点或远距离点对点通信,共模负载电容相对较大。发生故障时,这种电路需要一段时间使共模电压达到VCC - 0.3V,这样,失效保护功能也会增加一个延迟。

结论

本应用笔记主要讨论了外部偏置、内部通道和并联电路三种不同的失效保护电路设计、工作方式及其优缺点。可以看出,对于LVDS失效保护电路没有一个十分理想的解决方案。然而,分析显示并联方式相对于其它两种方案具有更多优势。

上一页  [1] [2] 


本文关键字:暂无联系方式电子技术电工技术 - 电子技术