您当前的位置:五五电子网电子知识电工技术电子技术传输门.CVSL逻辑电路设计要求 正文
传输门.CVSL逻辑电路设计要求

传输门.CVSL逻辑电路设计要求

点击数:7943 次   录入时间:03-04 11:47:25   整理:http://www.55dianzi.com   电子技术

一.设计指标时间以24小时为一个周期;显示时、分、秒;有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;计时过程具有报时功能,当时间到达整点前5秒进行蜂鸣报时;为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。

 
二.设计要求画出电路原理图(或仿真电路图);元器件及参数选择;电路仿真与调试;PCB文件生成与打印输出。


三.制作要求 自行装配和调试,并能发现问题和解决问题。

 
四.编写设计报告 写出设计与制作的全过程,附上有关资料和图纸,有心得体会。三、设计原理及其框图1.数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。


本文关键字:暂无联系方式电子技术电工技术 - 电子技术

《传输门.CVSL逻辑电路设计要求》相关文章>>>