双极性晶体管的输出特性曲线形状与MOS器件的输出特性曲线相似，但线性区与饱和区恰好相反。MOS器件的输出特性曲线的参变量是VGS ，双极性晶体管的输出特性曲线的参变量是基极电流IB。衡量沟道长度调制的大小可以用厄莱(Early)电压VA表示，它反映了饱和区输出电流曲线上翘的程度。
PMOS的工作原理与NMOS相类似。因为PMOS是N型硅衬底，其中的多数载流子是电子，少数载流子是空穴，源漏区的掺杂类型是P型，所以，PMOS的工作条件是在栅上相对于源极施加负电压，亦即在PMOS的栅上施加的是负电荷电子，而在衬底感应的是可运动的正电荷空穴和带固定正电荷的耗尽层，不考虑二氧化硅中存在的电荷的影响，衬底中感应的正电荷数量就等于PMOS栅上的负电荷的数量。当达到强反型时，在相对于源端为负的漏源电压的作用下，源端的正电荷空穴经过导通的P型沟道到达漏端，形成从源到漏的源漏电流。同样地，VGS越负(绝对值越大)，沟道的导通电阻越小，电流的数值越大。
NMOS一样，导通的PMOS的工作区域也分为非饱和区，临界饱和点和饱和区。当然，不论NMOS还是PMOS，当未形成反型沟道时，都处于截止区，其电压条件是：
VGS<VTN (NMOS)，VGS>VTP (PMOS)，
值得注意的是，PMOS的VGS和VTP都是负值。
以上的讨论，都有一个前提条件，即当VGS=0时没有导电沟道，只有当施加在栅上的电压绝对值大于器件的阈值电压的绝对值时，器件才开始导通，在漏源电压的作用下，才能形成漏源电流。以这种方式工作的MOS器件被称为增强型(enhancement mode)，又称常关闭型(normally-off) MOS晶体管。所以，上面介绍的是增强型NMOS晶体管和增强型PMOS晶体管。
除了增强型MOS器件外，还有一类MOS器件，它们在栅上的电压值为零时(VGS=0)，在衬底上表面就已经形成了导电沟道，在VDS的作用下就能形成漏源电流。这类MOS器件被称为耗尽型(depletion mode)，又称常开启型(normally-on) MOS晶体管。
耗尽型MOS晶体管分为耗尽型NMOS晶体管和耗尽型PMOS晶体管。对于耗尽型器件，由于VGS=0时就存在导电沟道，因此，要关闭沟道将施加相对于同种沟道增强型MOS管的反极性电压。对耗尽型NMOS晶体管，由于在VGS=0时器件的表面已经积累了较多的电子，因此，必须在栅极上施加负电压，才能将表面的电子“赶走”。同样地，对耗尽型PMOS晶体管，由于在VGS=0时器件的表面已经存在积累的正电荷空穴，因此，必须在栅极上施加正电压，才能使表面导电沟道消失。
使耗尽型器件的表面沟道消失所必须施加的电压，称为夹断电压 VP (PINch-off)，显然，NMOS的夹断电压VPN<0，PMOS的夹断电压VPP>0。耗尽型NMOS晶体管夹断电压VP的符号为负。增强型NMOS晶体管阈值电压VT的符号为正。
耗尽型器件的初始导电沟道的形成主要来自两个方面：①栅与衬底之间的二氧化硅介质中含有的固定电荷的感应；②通过工艺的方法在器件衬底的表面形成一层反型材料。显然，前者较后者具有不确定性，二氧化硅中的固定正电荷是在二氧化硅形成工艺中或后期加工中引入的，通常是不希望存在的。后者则是为了获得耗尽型MOS晶体管而专门进行的工艺加工，通常采用离子注入的方式在器件的表面形成与衬底掺杂类型相反(与源漏掺杂类型相同)的区域，例如，为获得耗尽型NMOS管，在P型衬底表面通过离子注入方式注入Ⅴ价元素磷或砷，形成N型的掺杂区作为沟道。由于离子注入可以精确的控制掺杂浓度，因此器件的夹断电压值具有可控性。
综上所述，MOS晶体管具有四种基本类型：增强型NMOS晶体管，耗尽型NMOS晶体管，增强型PMOS晶体管，耗尽型PMOS晶体管。在实际的逻辑电路应用中，一般不使用耗尽型PMOS晶体管。
开关管的开关模式电路如图4所示，二极管可是外接的或MOS管固有的。开关管在开通时的二极管电压、电流波形如图5所示。在图5的阶段1开关管关断，开关电流为零，此时二极管电流和电感电流相等；在阶段2开关导通，开关电流上升，同时二极管电流下降。开关电流上升的斜率和二极管电流下降的斜率的绝对值相同，符号相反；在阶段3开关电流继续上升，二极管电流继续下降，并且二极管电流符号改变，由正转到负；在阶段4，二极管从负的反向最大电流IRRM开始减小，它们斜率的绝对值相等；在阶段5开关管完全开通，二极管的反向恢复完成，开关管电流等于电感电流。
图6是存储电荷高或低的两种二极管电流、电压波形。从图中可以看出存储电荷少时，反向电压的斜率大，并且会产生有害的振动。而前置电流低则存储电荷少，即在空载或轻载时是最坏条件。所以进行优化驱动电路设计时应着重考虑前置电流低的情况，即空载或轻载的情况，应使这时二极管产生的振动在可接受范围内。 
MOS晶体管的最高工作频率被定义为：当对栅极输入电容CGC的充放电电流和漏源交流电流的数值相等时，所对应的工作频率为MOS晶体管的最高工作频率。这是因为当栅源间输入交流信号时，由源极增加(减少)流入的电子流，一部分通过沟道对电容充(放)电，一部分经过沟道流向漏极，形成漏源电流的增量。因此，当变化的电流全部用于对沟道电容充放电时，晶体管也就失去了放大能力。
MOS晶体管的跨导gm表示交流小信号时衡量MOS器件VGS对IDS的控制能力（VDS恒定）的参数，也是MOS晶体管的一个极为重要的参数。 (忽略沟道长度调制效应，λ=0，在以下分析中，如未出现λ参数，均表示λ=0的情况)。
MOS管的阈值电压等于backgate和source接在一起时形成channel需要的gate对source偏置电压。如果gate对source偏置电压小于阈值电压，就没有channel。一个特定的晶体管的阈值电压和很多因素有关，包括backgate的掺杂，电介质的厚度，gate材质和电介质中的过剩电荷。每个因素都会被简单的介绍下。
Bakegate的掺杂是决定阈值电压的主要因素。如果backgate越重掺杂，它就越难反转。要反转就要更强的电场，阈值电压就上升了。MOS管的backgate掺杂能通过在gate dieleCTRic表面下的稍微的implant来调整。这种implant被叫做阈值调整implant（或Vt调整implant）。
考虑一下Vt调整implant对NMOS管的影响。如果implant是由aCCeptors组成的，那么硅表面就更难反转，阈值电压也升高了。如果implant是由donors组成的，那么硅表面更容易反转，阈值电压下降。如果注入的donors够多，硅表面实际上就反向掺杂了。这样，在零偏置下就有了一薄层N型硅来形成永久的channel。随着GATE偏置电压的上升，channel变得越来越强的反转。随着GATE偏置电压的下降，channel变的越来越弱，最后消失了。这种NMOS管的阈值电压实际上是负的。这样的晶体管称为耗尽模式NMOS，或简单的叫做耗尽型NMOS。相反，一个有正阈值电压的的NMOS叫做增强模式NMOS，或增强型NMOS。绝大多数商业化生产的MOS管是增强型器件，但也有一些应用场合需要耗尽型器件。耗尽型PMOS也能被生产出来。这样的器件的阈值电压是正的。
耗尽型的器件应该尽量的被明确的标识出来。不能靠阈值电压的正负符号来判断，因为通常许多工程师忽略阈值电压的极性。因此，应该说“阈值电压为0.7V的耗尽型PMOS”而不是阈值电压为0.7V的PMOS。很多工程师会把后者解释为阈值电压为-0.7V的增强型PMOS而不是阈值电压为+0.7V的耗尽型PMOS。明白无误的指出是耗尽型器件可以省掉很多误会的可能性。
为了区别不同的MOS管有很多特殊的符号。图7就是这些符号。（符号A,B,E,F,G,和H被许多不同的作者使用）符号A和B分别是NMOS和PMOS管的标准符号。这些符号在工业界没有被普遍使用；相反，符号C和D分别代表NMOS和PMOS。这些符号被设计的很像NPN和PNP管。这么做能突出MOS和双极型电路之间基本的相似点。符号E和F用在backgates接到已知电位上时。每个MOS管都有一个backgate，所以它总得接到什么地方。符号E和F可能有点让人看不懂，因为读者必须自己推断bakgate的接法。尽管如此，这些符号还是非常流行，因为他们使电路同看上去更易读。符号G和H经常被用在耗尽型器件上，符号中从drain到source的粗线就表示了零偏置时的channel。符号I和J表示高电位drain的非对称晶体管，符号K和L表示drain和source都是高电位的对称晶体管。除了这些，MOS管还有其他很多电路符号；图1.24仅仅是其中的一小部分。
电介质在决定阈值电压方面也起了重要作用。厚电介质由于比较厚而削弱了电场。所以厚电介质使阈值电压上升，而薄电介质使阈值电压下降。理论上，电介质成分也会影响电场强度。而实际上，几乎所有的MOS管都用纯二氧化硅作为gate dielectric。这种物质可以以极纯的纯度和均匀性生长成非常薄的薄膜；其他物质跟它都不能相提并论。因此其他电介质物质只有很少的应用。（也有用高介电常数的物质比如氮化硅作为gate dielectric的器件。有些作者把所有的MOS类晶体管，包括非氧化物电介质，称为insulated-gate field effect transistor（IGFET））
本文关键字：晶体管 元器件基础知识，电子学习 - 基础知识 - 元器件基础知识
上一篇：P型和N型半导体
