摘要：本设计是一个基于计数器的数字电子钟装置。该装置电路的主要组成部分是555定时器、分频器、计数器、译码器、显示器、校时电路。译码代替机械式传动。用LED显示器代替指针显示进而显示时间，减小了计时误差。这种表具有时、分、秒星示时间的功能，还可以进行时和分的校准，片选的灵活性好。这种用数字电路实现的电子钟与机械式时钟相比具有更高的准确性和直观性。
关键词：555定时器；分频器；计数器；译码器；显示器
引言
数字式电子钟集成电路大都是由振荡器、分频器、计数器、译码器、LED显示器组成。译码代替机械式传动，用LED显示器代替指针显示进而显示时间，减小了计时误差。
本设计就是研究用数字电路实现的数字电子钟，整体的电路设计就是由振荡器、分频器、计数器、译码器、LED显示器、校时电路组成。这种用数字电路实现的电子钟与机械式时钟相比具有更高的准确性和直观性，且使用寿命更长。
1 数字电子钟的整体设计
数字电子钟的基本组成有555定时器和RC构成的多谐振荡器、分频器、“时”、“分”、“秒”对应的计数器、译码显示器、校时电路，其构成框图如图1所示。
数字电子钟的时基信号是1 Hz，由555定时器产生的1 kHz的信号必须经过分频器才能获得1Hz的信号。分频器实际也是计数器，本设计中所用的分菝器有两个功能：一是产生标准1Hz的脉冲信号；二是提供校正电路的校正信号。因为74LS90是二-五-十进制计数器，所以采用三片计数器级联就可以实现上述功能，即三片级联可以获得所需的频率信号。电路图如图3所示。
数字电子钟需要两个60进钊计数器分别作为“分”、“秒”计数器，还需要一个24进制计数器作“小时”计数器。60进制计数器采用一片74LS90和一片74LS161级联实现。74LS161用作“秒计数器”个位，所以将其设计成十进制计数器，这里用反馈预置法实现。即当计数器计到1001时，将74LS161的QA端和QD端，分别接至一个与非门的输入端，将与非门的输出端送至预置端LD，这样就可实现十进制计数。“秒计数器”的十位用74LS90实现，所以将其设计成六进制的计数器，用反馈清零法实现。即当计数器计到0110时，将74LS90的QB端和QC端，分别接至一个与门的输入端，将与门的输出端送至清零端R01和R02，由此实现六进制计数功能。其电路图如图4所示。
www.55dianzi.com
本设计中24进制计数器是用两片74LS90级联实现。先将两片74LS90设置成十进制计数器，将它们级联，然后用反馈归零法实现24进翩计数。
译码是把给定的代码进行翻译，本设计将时、分、秒计数器输出的8421BCD码翻译为相应的十进制数，并通过显示器显示。通常显示器与译码器是配套使用的。我们选用的七段译码驱动器74LS48和共阴极数码管。
在计时开始时，必须和标准时间校准，这一功能由校时电路完成。该电路实现对时、分的校准。校时的原理是：给被校的计时电路引入一个超出常规计时许多倍的快速脉冲信号，从而使计时电路快速达到标准时间。
3 数字电子钟的仿真
(1)多谐振荡电路的仿真
该电路部分由555定时器和RC组成。仿真时用示波器观察555定时器的输出，并调整电路中的可变电阻的参数以获得1 kHz的矩形脉冲波。
(2)计数、显示电路的仿真
该部分是由两个60进制计数器，一个24进制计数器，译码器，显示器组成。按设计原理连接电路并进行仿真。给60进制计数器一个1 Hz的脉冲。观察数码管的显示，看计数器是否正常计时，并且当秒计数器计满60后向分计数器进位。分计数器计满60后向小时计数器进位。
(3)校时电路的仿真
当计数器开始工作时，如果电路显示和标准时间不一致时，需要进行调时。本设计中用两个开关，分别用来进行小时和分的校时。当开关打开时，电路正常工作；当开关闭合时，进行校时。校时的频率我们设定为1Hz。
4 数字电子钟调试电路板
本系统是基于振荡器、分频器、计数器、译码器、LED显示器、校时电路组成。实体图如图5所示。
5 结论
本设计是纯数字电路的电子钟装置。由555定时器产生1kHz的信号，经分频器后获得1Hz的标准信号，这个信号直接决定了电子钟的走时是否准确。秒计数器、分计数器都是由74LS90和74LS161设计的60进制计敷器。小时计数器是由74LS90设计的24进制计数器。因为计数初始时间和标准时间不一致，所以电路中还设计有校时电路。本设计还可以附加扩展电路，比如报时电路、显示日期。
