(a) 不使用降噪网络 (b) 使用降噪网络,C1 = 10 nF
(c) 使用降噪网络,C1 = 1 &mICro;F
结论
通过添加一个简单的RC降噪网络,便可明显改善可调节输出LDO的噪声、电源抑制和瞬态性能,为高速时钟、模数转换器、数模转换器、压控振荡器和锁相环等噪声敏感型应用带来极大的优势。
ADP125、ADP171、ADP1741、ADP1753、ADP1755、ADP7102、ADP7104和ADP7105 等LDO均具有这种通用架构,并将极大 地受益于降噪网络的使用。该技巧可用于与图 2 所示相似的 LDO架构,在该架构中,基准电压噪声和误差放大器噪声均由 直流闭环增益放大,因此输出噪声与输出电压成比例关系。
较新的超低噪声LDO——比如 ADM7151 ——不会得益于此降 噪网络,因为该架构采用单位增益LDO误差放大器,所以基准电压等于输出电压。此外,内部基准电压滤波器极点低于 1 Hz,可极大地过滤基准电压,并消除几乎全部基准电压噪声影响。
上一篇:极低待机功耗适配器设计方案